DDR2 SDRAM 作为高速大容量存储器件,非常普遍的应用在我们的工程中。在FPGA外挂DDR2 SDRAM,如果我们直接编写驱动逻辑,是非常麻烦而且耗时的事情,但是Altera在开发环境中给我们提供了这样的IP核,大大简化了我们的开发周期。下面将介绍DDR2 SDRAM IP核的使用过程。
DDR常见类型:
SDR SDRAM :Single Data Rate。工作电压:3.3V
DDR SDRAM :Double Data Rate。2bit预读,工作电压:2.5V
DDR2 SDRAM :4bit预读,工作电压:1.8V
DDR3 SDRAM :8bit预读,工作电压:1.5V
SDR和DDR均采用单端时钟信号,DDR2和DDR3采用差分时钟作为同步时钟。
DDR在时钟的上升沿和下降沿各传输一次数据,这使得DDR的数据传输速率为传统SDRAM的两倍。
DDR2上电初始化过程:
MRS(模式寄存器):
EMRS(1)(扩展模式寄存器)
DDR2 IP核的生成: