cmos逻辑门传输延迟时间_数字IC校招基础知识点复习（一）——基本逻辑运算、卡诺图、逻辑门的CMOS构成...

时光飞逝，本科毕业似乎仍在眼前，却又要开始寻找研究生毕业之后的出路了。在阅览一些校招题目的过程中，惊觉自己平时做项目都是哪里不会查哪里，对于一些非常基础的知识点反而疏忽了。虽然个人觉得很多非常基础的知识点可能在目前的项目中不会用到，例如hold up time和set up time之类的，但为了校招，也为了打牢基础后有更好的进步空间，还是需要好好的复习一下这些知识点。

不同于CS的同学可以上leetcode刷题，并且似乎刷好题就能找到不错的工作，IC方面的题目和知识点都比较散。我个人目前的复习提纲以以下这篇文章提到的知识点框架为主。权且相信作者（当然以个人浅薄的知识来看，的确已经包含了大部分知识点了）。该文作者只给出了框架，所以本专栏就记录一些框架中概念的具体答案的整理与总结，也算是对于个人输入进行的巩固与再次输出，也希望各位读者能指出错误。

数字IC前端校招笔、面试题目，吃透这些就够了​zhuanlan.zhihu.com

1.基本逻辑运算

基本的逻辑运算有与&，或|，非~；此外还有额外的同或^~，异或^

需要注意的是以上所列的符号在verilog中是按位操作，而verilog中的与或非还有逻辑操作，即与&&，或||，非!。逻辑与或非对整个数进