python verilog 自动化工具_Gvim是最好用的Verilog代码编辑器

最新推荐文章于 2024-06-23 10:16:58 发布
最新推荐文章于 2024-06-23 10:16:58 发布
阅读量1.2k 收藏 7
点赞数
文章标签： python verilog 自动化工具
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_39843338/article/details/111428730
版权

标题党标题党。工具没有最好，只有最适合你的，Verilog行为级描述虽然已经抽象了很多，但是对于大规模的电路设计，Verilog有很多冗余编码逻辑，比如自动定义，自动实例化等等，尤其是做Top集成，上万行的连线，手动连线十分低效，也容易出错。比如现在很多工具上都有提高Verilog代码编写效率的插件，本文是分享的是两个Gvim的自动化插件。

两个插件

为了高效的编写Verilog，通常有些编辑器插件可以自动生成代码，比如自动端口定义，自动连线，自动实例化等等。一般的公司的环境有很好用的自动化插件，想给自己的电脑也整个怎么做。

博主找到了两个插件Emacs中有个插件叫verilog-mode。博主习惯了用Vim，查询后发现Vim也可以调用这个插件来实现自动化。

verilog-mode开发者网站在这里，更多内容去上网查询。vim官网上也有一个插件，作者zhang guo，有好用的autodefine功能，这两个可以配合着用，写代码的时候可以完全不用在意reg和wire类型的定义，直接写assign和always块，最后autodefine一下就可以了。

Emacs的安装

第一个插件需要按装Emacs，各个版本的Emacs下载安装

MacOS安装Emacs

brew cask install emacs

CentOS安装Emacs

Windows安装Emacs

放在安装目录在下，在bin文件夹下找到emacs.exe运行

Emacs的配置使用

自动化前

module test (/*AUTOARG

最低0.47元/天 解锁文章
weixin_39843338
关注
  • 0
    点赞
  • 踩
  • 7
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
【python脚本】应用于verilog RTL的顶层模块互连集成工具
moon9999的博客
07-16 3237
前言 在我年轻的时候，在例化了几个近百行接口的module，声明了还几百行的接口和wire后，精神就已经恍惚了，一直恍惚到今天。于是后来我尝试了各种办法来简化这个过程，包括生成简单的例化代码，通过VBA做例化文件等等，但是使用无法解决还是需要手动修改和连线的问题。在见识了很多其他的连线工具后，这次我觉得可以彻底解决这个问题了。 准备 做好的脚本我放在了固定路径下，之后在vimrc中补充这句话： command! L :execute '%! /home/xiaotu/my_work/gen_lin
（161）SystemVerilog[连线功能]
m0_46498597的博客
04-11 181
第一，SystemVerilog简称为SV语言，是一种相当新的语言，它建立在Verilog语言的基础上，是 IEEE 1364 Verilog-2001 标准的扩展增强，兼容Verilog 2001，将硬件描述语言（HDL）与现代的高层级验证语言（HVL）结合了起来，并新近成为下一代硬件设计和验证的语言。第二，SystemVerilog是Verilog语言的拓展和延伸。
自动例化verilog模块的python脚本
02-15
自动例化verilog模块的python脚本
使用 Python 自动生成 Verilog 例化模板的工具
Justin.upsame 蒲山牧
05-20 3088
使用Python自动生成Verilog例化模板的工具 下载链接 方案一（推荐）：genHdlInst.run.py genHdlInst.run.py文件，在安装了python环境之后（需要python2.7环境，似乎 python3.0 环境也可以，只要修改部分过时的语法就好了）可以直接双击运行，生成inst_top.v文件，生成的此模版基本没有问题； （genHdlInst.py 需要在Windows 命令行终端中使用，命令为：python genHdlInst.py example.v ；会生成ins
精通Verilog代码检查：Emacs Verilog mode与外部工具集成全指南
最新发布
2401_85763639的博客
06-23 542
Verilog mode是一个专为Verilog语言设计的Emacs插件，它提供了语法高亮、代码补全、自动缩进等功能，极大地提升了开发效率。然而，除了这些基本功能外，Verilog mode还能与外部工具集成，实现代码检查，帮助开发者发现并修复潜在的错误。根据项目需求，你可能需要自定义代码检查的选项。例如，使用verilator的-Wno-WIDTH...通过本文的学习，你应该已经掌握了如何在Emacs Verilog mode中配置和使用外部工具进行代码检查。
cache写回法 verilog实现_Gvim是最好用的Verilog代码编辑器
weixin_39574065的博客
11-30 458
标题党！标题党！工具没有最好，只有最适合你的，Verilog行为级描述虽然已经抽象了很多，但是对于大规模的电路设计，Verilog有很多冗余编码逻辑，比如自动定义，自动实例化等等，尤其是做Top集成，上万行的连线，手动连线十分低效，也容易出错。比如现在很多工具上都有提高Verilog代码编写效率的插件，本文是分享的是两个Gvim的自动化插件。我一直有疑惑，这个人用Vim还邦邦的敲鼠标两个...
python verilog 自动化工具_【Python实训】01:Verilog代码格式化工具0.1,实战,训练,01verilog...
weixin_35698190的博客
02-19 623
import re"verilog/Systemverilog formating"__author__='Auguesty'f = open('./abc.v','r+')f2 = open('./abc2.v','w+')flines = f.readlines()kongge = " "kongge8 = 8 * " "kongge24 = 24 * " "kongge40 = 40 * "...
python verilog 自动化工具,Verilog PLI介绍及运行NC的三种方法
weixin_35012566的博客
03-25 1016
1. PLI 功能介绍Verilog PLI(Programming Language Interface )是一种Verilog代码调用C/C++函数的机制。它能让Verilog像调用一些系统调用(如$display/$stop/$random)一样调用用户编写的C/C++函数，这样我们可以用C/C++语言开始自己的system task/function, 来实现用verilog不太方便的功能...
自动例化verilog模块的脚本
weixin_46883071的博客
08-17 590
写下来感觉python还真挺香的，os,re处理文本也还算方便，用sed和awk能做的放过来也能做，而且数据组织方式以及控制输出格式都更方便点。拿脚本跟同事嘚瑟时还被吐槽跑偏了，不好好搞设计，整天想什么脚本···哈哈，主要是脚本的开发周期比RTL短多了，我参与的第一个项目现在还没流片回来；阴阳师攒了好久的300票也是打水漂···只能写写脚本中找找乐子。最后，源代码在公众号内回复“ins”可获取，脚本肯定有考虑不足之处，欢迎继续完善。
verilog自动例化工具
02-11
例化工具为：auto_inst.exe， 可以把下面链接的附件中的工具小软件auto_inst.exe拷贝到C:\WINDOWS\system32或在环境变量path设置该工具的所在路径。 然后打开dos的命令行界面，cd到需要例化verilog代码的顶层，输入auto_inst -f 需要例化的顶层文件名； 例如auto_inst -f usb20.v //&port;_begin --------指示生成端口列表 //&instance;("u0", "core\utmi_if.v") -------指示例化模块的例化名及文件相对路径 //&auto;_def -------指示自动生成例化的wire中间变量声明 //®_wire_Begin---------指示自动生成例化wire声明的位置，自动例化生成的wire在//®_wire_Begin 和//®_wire_end之间 //®_wire_end //&inst;_begin---指示自动例化模块的代码生成的位置，自动生成的例化代码在//&inst;_begin和//&inst;_end 之间 //&inst;_end 每次修改被例化的模块或顶层模块的时候，例化自动生成的代码都不需要做任何修改，工具自动用新的代码替换原来的生成的代码。
gen_link RTL定层自动互连工具
07-15
用于verilog RTL顶层集成的工具
gvim中进行verilog语言信号追踪、显示拓扑插件
weixin_33798152的博客
11-15 866
2019独角兽企业重金招聘Python工程师标准>>> ...
python实现Kogge-Stone加法器的verilog代码自动生成
分享产生双倍快乐
09-25 851
Kogge-Stone结构的并行前缀加法器是一种常用的加法器结构，但手动书写不同位宽的Kogge-Stone结构加法器的verilog代码比较繁琐，本文设计了可以自动生成相应位宽加法器代码的python代码，非常方便使用。本文利用python语言实现了Kogge-Stone 加法器verilog代码自动生成，具体Kogge-Stone 加法器的详细说明请参考其他文章。
Verilog_mode常用的几个用法
笨蛋大乌龟的博客
09-09 659
在顶层实例化时，有大量的信号需要重新命名，使用模板的话会增加大量的注释内容，不过往往这些信号命名有特定的规律，我们可以使用正则表达式来处理，下面举几个例子：1：提取信号中固定位置的数字或者使用@2：删除末尾下划线内容这个我个人最常用；
（239）Verilog HDL：逻辑连线（一）
m0_46498597的博客
08-19 480
FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA设计不是简单的芯片研究，主要是利用 FPGA 的模式进行其他行业产品的设计。与 ASIC 不同，FPGA在通信行业的应用比较广泛。......
Linux中verilog-mode使用方法总结
Alfred的博客
06-18 5079
Verilog语言有几个设计缺陷，迫使用户输入和维护冗余信息，例如参数列表、灵敏度列表和跨模块连接语句。支持这些信息会导致潜在的错误，缺乏可维护性，以及整体的代码膨胀。
Emacs的verilog-mode介绍
OpenFPGA的博客
02-27 4377
RTL顶层自动连线听说过吗？想学吗？我们今天就来介绍自动连线的神器——emacs verilog-mode。emacs是什么？江湖流传版：传说中神的编辑器。维基百科版：Emacs（Edit...
自动例化 Verilog 模块 TCL脚本
weixin_48473921的博客
06-20 641
自动例化 Verilog 模块 TCL脚本
python自动例化verilog的代码
05-17
可以使用Python的jinja2模板引擎，结合Verilog的语法规则，来自动生成Verilog代码。以下是一个简单的例子，使用jinja2模板引擎生成一个简单的8位寄存器的Verilog代码： 1. 安装jinja2 ```python pip install jinja2 ``` 2. 创建模板文件 在当前目录下创建一个名为`register_template.v`的文件，内容如下： ```verilog module {{ module_name }} ( input clk, input reset_n, input write_enable, input [7:0] data_in, output reg [7:0] data_out ); reg [7:0] reg_data; always @(posedge clk or negedge reset_n) begin if (~reset_n) begin reg_data <= 8'h00; end else if (write_enable) begin reg_data <= data_in; end data_out <= reg_data; end endmodule ``` 3. 编写Python代码 在当前目录下创建一个名为`register_generator.py`的文件，内容如下： ```python from jinja2 import Template def generate_verilog(): # 模块名 module_name = "register" # 渲染模板 template = Template(open("register_template.v").read()) rendered = template.render(module_name=module_name) # 保存生成的文件 with open(f"{module_name}.v", "w") as f: f.write(rendered) if __name__ == "__main__": generate_verilog() ``` 4. 运行Python代码 在命令行中运行以下命令： ```python python register_generator.py ``` 这将生成一个名为`register.v`的文件，其中包含自动生成的Verilog代码。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值