sr锁存器 数电_数字电子技术

周章节知识点视频时长单元测验

第  1

周第 一 章

数 字 逻 辑 概 论

(

4 学时)1.1 数字信号描述方法01-01 数字信号描述方法14'49"第4周

周6

23:00

前完成

1.2 数制01-02 数制14'44"

01-03 二-十进制数转换15'36"

01-04 其它不同数制间的转换9'57"

01-05 二进制数的算术运算10'54"

1.3  二进制数的算术运算01-06 有符号数表示(一)6'27"

01-07 有符号数表示(二)14'55"

01-08 补码的加减运算15'34"

1.4  二进制代码01-09 二—十进制码13'38"

01-10 格雷码14'2"

01-11 ASCII码和奇偶校验码10'14"

第

2

周第 二 章

逻 辑 代 数 (

4 学时)2.1 逻辑代数简介02-01 逻辑代数简介9'10"第4周

周6

23:00

前完成

2.2 逻辑运算和集成逻辑门简介02-02 逻辑代数基本运算15'54"

02-03 复合逻辑运算7'34"

02-04 三态输出逻辑门简介3'55"

02-05 集成逻辑门简介13'47"

2.3 逻辑代数的基本定理和规则02-06 逻辑代数的基本定律11'55"

02-07 逻辑代数的基本规则8'25"

2.4  逻辑函数及其表示方法02-08 逻辑函数及其表示方法13'51"

2.5  逻辑函数的代数化简法02-09 逻辑函数表达式的形式10'35"

02-10 逻辑函数的代数化简法7'52"

02-11 逻辑函数表达式的变换11'46"

2.6 逻辑函数的卡诺图化简法02-12 逻辑函数最小项表达式13'27"

02-13 逻辑函数最大项表达式10'22"

02-14 卡诺图的引出15'10"

02-15 逻辑函数的卡诺图表示法6'55"

02-16 逻辑函数的卡诺图化简法13'1"

02-17 含无关项的逻辑函数化简10'2"

2.7 逻辑门的等效符号及其应用02-18 逻辑门的替代符号14'59"

第

3

周第 三 章

组 合 逻 辑 电 路

(

10 学时)3.1 组合逻辑电路的分析03-01 组合逻辑电路的分析11'15"第10周

周6

23:00

前完成

3.2 组合逻辑电路的设计03-02 组合逻辑电路的设计过程11'36"

03-03 组合逻辑电路的优化实现6'19"

3.3 组合逻辑电路中的竞争冒险03-04 组合逻辑电路中的竞争冒险9'23"

3.4 编码器03-05 编码器14'45"

03-06 编码器的应用14'51"

第

4

周3.5 译码器03-07 二进制译码器11'25"

03-08 二进制译码器的应用10'43"

03-09 二-十进制译码器5'49"

03-10 七段显示译码器12'55"

03-11 数字显示电路12'32"

3.6 数据分配器与数据选择器03-12 数据分配器9'8"

03-13 数据选择器11'10"

03-14 数据选择器的应用10'19"

3.7 数值比较器与加法运算电路03-15 数值比较器9'34"

03-16 数值比较器的应用8'41"

第

5

周03-17 半加器和全加器7'9"

03-18 多位数加法器12'27"

第 四 章

锁 存 器 和 触 发器

(

6

学时)4.1 概述04-01 概述13'31"第14周

周6

23:00前完成

4.2 SR锁存器04-02 用或非门组成的   SR 锁存器(一)13'24"

04-03 用或非门组成的 SR 锁存器(二)12'16"

04-04 用与非门组成的 SR 锁存器18'33"

04-05 门控SR锁存器10'6"

第

6

周4.3 D锁存器04-06 D锁存器的电路结构14'38"

04-07 D锁存器的动态特性13'26"

4.4 主从D触发器04-08 主从D触发器16'55"

04-09 有其他控制端的 D 触发器(一)12'45"

04-10 有其他控制端的 D 触发器(二)15'42"

04-11 主从D触发器的动态特性12'55"

4.5 维持阻塞D触发器04-12 维持阻塞D触发器18'5"

4.6 触发器的逻辑功能04-13 D触发器10'41"

04-14 JK触发器12'39"

04-15 T触发器和SR触发器13'2"

第

7

周第 五章    时 序 逻 辑 电 路

(

10 学时)5.1 时序逻辑电路的基本概念05-01 时序逻辑电路的基本概念6'49"第14周

周6

23:00前完成

05-02 时序逻辑功能的描述10'8"

5.2 同步时序逻辑电路的分析05-03 同步时序逻辑电路分析(一)9'33"

05-04 同步时序逻辑电路分析(二)14'2"

5.3 同步时序逻辑电路的设计05-05 同步时序逻辑电路设计(一)12'8"

第

8

周05-06 同步时序逻辑电路设计(二)12'24"

5.4 异步时序逻辑电路的分析05-07 异步时序电路分析13'59"

5.5 寄存器和移位寄存器05-08 寄存器及移位寄存器18'45"

5.6 计数器概念及异步二进制计数器05-09 计数器概念和异步二进制计数器计数器7'35"

第 9

周5.7 同步二进制计数器05-10 同步二进制计数器9'59"

5.8 集成计数器应用05-11 集成计数器应用14'56"

5.9 其他计数器05-12 其他类型计数器7'1"

第 六 章

硬 件 描 述 语 言

Verilog HDL(

6 学时)6.1 Verilog HDL程序的基本结构

(可以提前到第4章之前学习6.1~6.6)06-01 HDL概述8'33"第15周

周6

23:00前完成

06-02 HDL程序的基本结构7'

6.2 Verilog HDL基本语法规则06-03 HDL基本语法规则(一)10'44"

06-04 HDL基本语法规则(二)7'58"

第

10

周6.3 Verilog HDL结构级建模06-05 HDL结构级建模10'42"

6.4 Verilog HDL数据流建模06-06 HDL数据流建模(一)5'35"

06-07 HDL数据流建模(二)5'35"

6.5 组合逻辑电路的行为级建模06-08 组合电路行为级建模10'7"

6.6 分层次的电路设计方法06-09 分层次的电路设计15'33"

6.7 D触发器与寄存器行为级建模(学完第5章后，再学习6.7~6.11)06-10 D触发器的行为级建模16'17"

6-11 寄存器的行为级建模12'35"

6.8 计数器与有限状态机的行为级建模06-12 计数器的行为级建模15'40"

06-13 有限状态机的行为级建模13'53"

6.9 四位显示器的动态扫描控制电路设计06-14 四位显示器的动态扫描控制电路设计17'1"

6.10 测试代码的编写与 ModelSim 功能仿真简介06-15 编写组合电路的测试代码12'35"

06-16 基于ModelSim软件的功能仿真简介15'27"

06-17 编写时序电路的测试代码13'54"

6.11 常用系统任务和系统函数06-18 常用的系统任务和系统函数17'11"

第    11    周第 七 章逻 辑 门 电 路

(

4 学时)7.1 逻辑门电路简介07-01 逻辑门电路简介8'14"第15周

周6

23:00前完成

7.2 基本CMOS逻辑门电路07-02 MOS管及其开关特性8'26"

07-03 基本 CMOS逻辑门电路7'48"

7.3 CMOS逻辑门的不同输出结构07-04 CMOS逻辑门的不同输出结构11'31"

7.4 CMOS逻辑门的主要参数07-05 CMOS逻辑门的重要参数12'14"

7.5 类NMOS和BiCMOS逻辑门07-06 类NMOS门电路和BiCMOS门电路8'35"

*7.6 TTL逻辑门电路

(选学)07-07   BJT的开关特性8'3"

07-08 TTL反相器8'12"

07-09 其它TTL门电路8'23"

07-10 抗饱和TTL门电路8'51"

7.7 逻辑门使用中的几个实际问题07-11 逻辑门电路使用中的几个实际问题16'46"

第    12    周第 八 章

半 导 体 存 储 器(

4 学时)8.1 半导体存储器概述和分类08-01 半导体存储器概述和分类7'36"第15周

周6

23:00前完成

8.2 只读存储器(ROM)08-02 ROM的结构和工作原理8'26"

08-03 可编程ROM简介16'38"

08-04 ROM应用举例9'9"

8.3 随机存取存储器(RAM)08-05 RAM的结构和工作原理13'33"

08-06 SRAM的读写操作定时图6'38"

08-07 同步SRAM、FIFO存储器及双口存储器简介15'29"

08-08 存储容量的扩展8'42"

08-09 RAM应用举例及本章小结6'35"

第    13    周第 九 章

可 编 程 逻 辑 器 件

(

4 学时)9.1 可编程逻辑器件概述09-01 可编程逻辑器件概述6'54"第15周

周6

23:00前完成

09-02 可编程逻辑器件内部电路常用符号4'59"

9.2简单可编程逻辑器件09-03 可编程逻辑阵列PLA和可编程阵列逻辑PAL8'38"

09-04 通用阵列逻辑器件GAL9'16"

9.3 CPLD基本结构简介09-05 CPLD基本结构简介11'27"

9.4 现场可编程门阵列FPGA09-06-FPGA实现逻辑功能的基本原理7'47"

09-07 FPGA结构简介12'47"

*9.5 可编程逻辑器件开发过程简介( 选学)09-08 可编程逻辑器件开发过程简介与本章小结9'37"

附1 基于Xilinx   Vivado软件的FPGA开发过程

附2 基于IP核的计数器电路设计

第    14    周第 十 章

脉 冲 波 形 的 变 换 与 产 生

(

4 学时)10.1 单稳态触发器10-01 用门电路组成的微分型单稳态触发器14'46"第16周

周6

23:00前完成

10-02 集成单稳态触发器7'32"

10-03 单稳态触发器应用8'10"

10.2 施密特触发器10-04 用门电路组成的施密特触发器12'22"

10-05 集成施密特触发器7'11"

10-06 施密特触发器应用5'37"

10.3 多谐振荡器10-07 门电路组成的多谐振荡器8'1"

10-08 施密特触发器构成的多谐振荡器5'43"

10-09 石英晶体振荡器7'52"

*10.4 555定时器及其应用(选学)10-10 555定时器及其组成的施密特触发器7'31"

10-11 555组成的单稳态触发器7'42"

10-12 555组成的多谐振荡器6'23"

第    15    周第 十 一 章

数 模 与 模 数 转 换 器

(

4 学时)11.1 D/A转换器11-01 权电阻网络D/A转换器10'14"第16周

周6

23:00，

结业考试第17周三进行

11-02 倒T形电阻网络D/A转换器13'34"

11-03 D/A转换器的输出方式13'38"

11-04 D/A转换器的主要技术指标15'29"

11.2 A/D转换器11-05 A/D转换的一般工作过程18'8"

11-06 并行比较型A/D转换器9'39"

11-07 逐次比较型A/D转换器11'33"

11-08 双积分式A/D转换器16'28"

11-09 A/D转换器的主要技术指标8'40"