adc电路fpga csdn_基于FPGA的全数字双通道符合多普勒展宽系统

作为一种新兴的核技术, 正电子湮没谱学用于缺陷研究，取得了不少成果。正电子湮没谱学研究空位型缺陷是基于湮没辐射所带出的电子密度和电子动量密度的信息。多普勒展宽谱的低动量部分对应于正电子与传导电子或价电子湮没的动量信息，而高动量部分则主要反映了核心电子的动量分布信息。

高纯锗探测器是核技术测量中的一种常用的探测器，可以将探测到的核射线转换为相应的电脉冲信号，有很高的能量分辨率^[1]。传统的模拟脉冲幅度分析器由核探测器输出的电脉冲信号经过电荷放大器后在前置放大器中调节幅度，之后分别在脉冲成型电路、峰值保持电路中分别处理以得到脉冲信号的峰值，最后通过低速ADC的采样转化为数字信号^[2]。这样的模拟脉冲幅度分析仪增加了系统的死时间，降低了脉冲计数率，堆积识别难度较大，使得能量分辨率降低。因此本文提出了一种直接由高速ADC采样，在中进行数字信号算法处理的全数字符合多普勒展宽系统。

本文通过全数字方法，设计硬件电路、嵌入式软件和上位机软件，开发符合多普勒展宽谱系统。采用了80 M、16 bit模数转换芯片AD9269，保证了系统的速度和精度。FPGA选择了Altera公司的Cyclone III 的EP3C40Q240C8芯片，其运算处理能力强，可以实现本次设计的数据处理。通过Quartus II软件与系统电路协同设计，实现了原始波形降噪、快慢梯形滤波、基线恢复、堆积识别、幅度提取、阈值判断等算法。在与上位机通信方面，选择了以太网物理层芯片KSZ902RN，传输速度达到125 MB/s，采用UDP协议传输数据包。

1 系统设计

基于FPGA的全数字双通道符合多普勒展宽系统结构如图1所示，两个探测器探测到的脉冲信号分别进入两个通道，经过放大器后进入ADC，转化为数字信号。数字脉冲信号进入FPGA进行处理，获得的时间信息和幅度信息通过千兆以太网模块发送至上位机软件，进行能谱显示和符合谱分析。同时上位机可设置参数发送至FPGA进行一些参数的调节^[3-5]。

2 系统各模块原理及设计

2.1 脉冲信号采集模块

从探测器出来的电脉冲信号，经过