双电阻差分电流采样_PCB设计-DDR高速信号的布线规则|阻抗|电阻|差分|回路|传输线...

　　
在普通印制电路板的布线中由于信号是低速信号，所以在3W原则的基本布线规则下按照信号的流向将其连接起来，一般都不会出现问题。但是如果信号是100M以上的速度时，布线就很有讲究了。

　　高速系统一般采用低压信号，电压低，摆幅小，容易提高速度，降低功耗，但这给布线带来了困难，因为低压信号功率受信号线内阻影响大，是电压平方关系，所以要尽量减少内阻，比如使用电平面，多打孔，缩短走线距离，高压传输在终点用电阻分压出较低电压的信号等。SDRAM、DDR-I、DDR-II、 DDR-III信号电压一个比一个低，越来越不容易做稳定。电源供给也要注意，如果能量供给不足，内存不会稳定工作。信号完整性和传输线的概念是一个专业性比较强的系统知识，这里不做详细描述。现在即使不懂信号完整性及传输线的概念请按照下面通用的基本法则做，布出来的DDR高速信号板是不会出现问题的:

　　

　　
和主控芯片尽量靠近，DDR高速信号中所有差分信号组对都要严格等长(最多允许50mils的冗余)，所有信号线、时钟线长度最好不超过2500mils(具体要求要查看芯片的datasheet)，尽量零过孔。元件层下面一定要有一个接地良好的地层，所有走线不能跨过地的分割槽，即从元件层透视地层看不到与信号线交叉的地层分割线。这样的话400M的DDR基本上是不会有问题的。其它的一些3W、 20H法则就能做到尽量做到。
2.时钟信号：以地平面为参考，给整个时钟回路的走线