ADI公司高速PCB布板指南

讲座中讲到为了减少寄生电容的影响，要去除运放焊盘下面的地层，这个底层是指地平面吗？如果是的话，如何去除那个焊盘下面的地呢？ 是的。焊盘下面的地也要去掉。2.对于高速AD采样电路，有模拟和数字电路混合在一起，如何避免地反弹噪声对采样的影响？ 一般要分割AGND,DGND,然后选择在合适的地方一点接地。具体请参考链接：http://www.analog.com/en/DCcList/0,3090,760__62,00.html 中"High Speed DesignTechniques"3.在很多的书上看到模拟和数字地和电源的问题，在实际的设计中，我们怎样处理，比如模拟和数字的供电是否需要两个稳压的芯片单独输出，模拟地和数字地最后怎样连接在一起等?一般来说不需要两个单独的稳压芯片，中间加一磁珠就可以了，要尽量避免数字部分的噪声耦合到模拟部分。对于低速精密系统来说，一般采用模拟地与数字地单点接地的方法，具体可以参考评估板；对于高速而言，为了最小的电流回路，一般不具体分模拟地与数字地，也就是只采用一个地平面。4.1、如何减少数字信号对模拟信号的干扰？尤其是模拟小信号，如：微安电流脉冲。2、在多通道模拟输出中，如何减少通道与通道之间的串扰？以及实现通道的高阻状态，即未接通通道不被干扰的问题？1.一般情况，通过分开模拟地和数字地，还有分开模拟电源以及数字电源，可以减少数字对模拟信号的干扰。2。一般情况下，未接通道是否高阻由片子本身决定，多通道系统中，尽量减少通道间平行走线的长度并用地将其隔开都能减少通道间的串扰。5.对电源分割，能不能提供一些指导性建议 你好，对于电源分割，你可以参考http://www.analog.com/en/DCcList/0,3090,760__62,00.html 中的High Speed DesignTechniques里面的章节。谢谢6.What problem in digital GND and analog GND connecting together? 如果一点共地做的不是很好，会影响信噪比和系统的性能。7.ADI是否提供适合PROTEL制做PCB板的元器件封装库？ 我们很快会提供这些封装库。现在我们已经提供POWERLOGIC等的封装库了。8.有一块4层板，层叠次序如下：信1－－地－－电源－－信2，但有好几组电源，有3.3V,5V,12V,-12V等,这么多电源在电源层上分隔不了时，该怎么分配它们？ 可以把比较重要的电源在电源层分割。其他的电源可以走粗线。9.差分走线的规则是什么？ 一般情况下两条差分线应该平行并且等长，您可以参考应用笔记AN-586，里面有关于LVDS差分走线一些要求。10.对于高速印制电路板中的电阻匹配问题怎么处理？ 一般原则是串联电阻始端匹配。并联电阻终端匹配。11.混合信号的IC有AGND和DGND，一般分开单点接地。但是如果数字电路部分电流过大，是否可以把DGND与AGND都当作AGND。为什么？还有什么情况可以？ 对于高速ADC/DAC，请当作模拟器件看待，全接AGND.但整板还是需要将模拟地和数字地分开。一个比较好的办法是参考我们各个器件的评估板。12.多层板如何进行设计参考层和信号层 这个取决于您设计的多少层板，4层的话，往往顶层和底层为信号层，中间2层为电源和底层。如果6层以上板，为了减少EMI等等，可以把顶层和底层铺地用来隔离，中间层作为信号层。13.能谈谈模拟和数字地的分布有什么要求么？需要划分么？ 一般需要划分。尽量考虑一点接地，AGND/DGND不要重合。14.专家：1）请问地线分区最优化的方式是什么样的？ 2）高速仿真推荐工具？高速仿真软件可以使用alleger一般原则是数字地和模拟地分开，高速信号返回路径最短。15.1。在PCB设计中模拟地和数字地是分开好还是合并好，请根据音频信号和视频信号分别进行回答。因为我们这边设计中有碰到有时候是数字地和模拟地连在一起效果比较好。有时候是分开比较好。2.如果一个电感放在表面层，第2层是地平面，请问第3层第4层电感下面能走线吗。1。一般对于低速精密系统来说（如您说的音频），要采用模拟地与数字地分开的方法，然后在混合信号器件下面(如ADC/DAC)采用单点接地的方式；而对于高速（如视频）系统，为了减小电流的回路，一般采用模拟地与数字地在一起的方式，即只有一块地。2。可以，地平面应该可以起到很好的屏蔽效果16.请教ADI公司专家一个小问题：当前主流的PCB布线工具软件，包括Allegro、MentorWG、PADS、PCAD，Protel，那一个更适合高速PCB布线的要求？那一个工具软件的自动布线功能更为强大？请ADI公司的专家点评一下。谢谢！ 高速信号板的布线布局，一般都是采用手工走线。各种工具其实差别不是太大。17.有什么可推荐的布线仿真工具吗？或是EDA工具？ 布线仿真级别的一般可以用allegero,PADS中的工具。18.请问专家，多路视频信号要平行走线时，需要注意什么问题？ 是CVBS信号还是分量视频信号？走线时请尽量短，离接口尽量近。同时，注意尽量少打过孔。在平行信号之间多用地隔离。19.在数据线和地址线走线过程中，有时候会出现长的走线，很多要求提出，这类线走线最好保持整个线宽不变，可是，从BGA底部出来线太细，走长以后，可能会导致EMC的问题，不知道您对此有何建议？？ 一般保持从BGA中出的线宽并没有太大问题。20.板上如果有多个ADC芯片,模拟地数字地分开,该如何在一点连接 您ADC的速度大概是多高？如果高于10MHz，请将ADC放在AGND上。如果低于这个速度，请将器件的AGND,DGND分别放在系统的AGND和DGND然后在一点共地。21.在PCB阻抗控制时，同一平面的地对于数据线的阻抗控制有什么影响？为何一般用地平面包围数据线（同一层）。数据线距离地多远教好？ 对于具体的阻抗控制，您可以先采用一些仿真工具进行计算仿真，当然也可以参考这次研讨会ppt上面的公式22.我们知道，高速PCB设计以及混合布线都有一定的规则，这些我们也大致清楚。想请教个问题，现在有说法说模数统一铺地，请问，在多块ADC并行处理时，比如8块，如何分割数字和模拟地？如何不形成环路？一般说是统一铺地，或者多层板里两层地（浪费），如果是统一铺,有什么原则或技巧吗？不敢试了。 您可以使用分开模拟数字，每一个片子离共地点的距离相同，或者使用多点接地，您可以测试一下那个得到的性能好，就使用那个。如果再多层板中，模拟数字各铺一层地，需要注意的是模拟数字2层地不能重叠。23.如何降低系统的地弹噪声 请分割AGND/DGND. 使用大面积地。24.在整个系统设计中，SDRAM与CPU的走线频率是最高的，如何PCBlayout保障EMC性能？我所知道的措施有等长走线以及电阻源端匹配。请问还有其他需要注意的么？ 一般走SDRAM中最重要的是走等长，阻抗匹配。走线不能太长，要满足时序要求。一般需做进行仿真。25.如何得到POWER LOGIC封装库? 在我们的网站输入器件名称，在每个器件的“alBlock Diagram”下方点击“Symbols and Footprints ”即可获得。26.AD7125、AD9985走线上有没有什么要点，需要走等长线吗？？线长线宽会否有影响，怎样的值比较合适请尽量参考该片的评估板给出的电路图，同时我们也有一些走线的参考说明，您可以发邮件给china.support@analog.com索要27.布线过程中如何考虑信号的完整性，信号线，电源线的布线顺序 布线原则一般先布电源和重要信号线，重要信号线包括时钟，高速信号线等。28.谈到减小寄生电容要去掉地平面，那么减小寄生电感的时候要考虑使用地平面，这个会有冲突吗？ 一般情况下，寄生电感的主要来源在于走线的长度和宽窄。所以，减少寄生电感一般要减小走线长度，加宽线宽，和减小寄生电容并不矛盾。29.当差分走线无法同时满足平行和等长时，哪一个应该是higherpriority呢？ 如果走线要拐弯，最重要的还是要保持平行。30.在电源滤波中，选择磁珠的原则是什么？磁珠的哪些参数比较重要？如何选择？ 您可以参考一下‘Howto Choose Ferrite Componentsfor EMI Suppression’这篇应用文档31.高速印制电路板布线对EMC的考虑具体注意事项？ EMC中重要的原则就是处理好地。32.在数模混合电路中,将所有地构成一个地线环,对干扰有好处吗 主要要考虑的是电流的地回路越短越好，地线环并不能有效地减少干扰。33.当高速信号通过不同的介质（如印制板到连接器再到印制板）时，该如何保证信号传输线的阻抗匹配呢？ 请选用同一特性阻抗的各种介