ti css 仿真读的数据错,DDR3 MIG仿真读操作数据错误

Hi Xilinx专家，

我在仿真DDR3的MIG时，发现读状态的数据有时正确有时错误。正确的情况下：

我的地址app_addr = 00, 08, 10, 18, 20, 28, ......写入DDR3的数据app_wdf_data = 00010001, 00020002, 00030003, 00040004, 00050005, 00060006, ......在正确的情况下，读出的数据如上图，app_rd_data与app_wdf_data一致；

错误的情况下：

在错误的情况下，读出的数据如上图，第6个周期的app_rd_data忽然出现了一个错误的数据，5ba4f00f........看起来像是一个随机数据。我看到在正确和错误的情况下，app_en和app_rdy信号波形都是一样的，写的数据也是与我期望的一样。正确的与错误的读操作是同一次仿真过程的不同地址，请问这是怎么回事？跟app_rdy有关系吗？

我的芯片ZYNQ7100，开发工具2018.3，仿真工具Questasim10.6c。感谢指导。