到中流击水—XILINX （MIG） DDR3 UI接口

已于 2022-09-19 14:00:30 修改
阅读量1.6k 收藏 17
点赞数 2
文章标签： fpga开发
于 2022-08-11 10:31:14 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Maxzqzhang/article/details/126278338
版权

到中流击水—MIG-DDR3

一、到中流击水—DDR3时钟部分

（重点，这一部分时钟关系，能够进一步帮助理解DDR3预读取工作）

DDR3 FPGA时钟框图搭建

在这里插入图片描述

DDR3部分三个时钟（上图左侧部分）

1.DDR3内核时钟：DDR3内部逻辑部分使用的时钟，用户侧无需关心，跟DDR3芯片内核性能相关。

2.DDR3接口时钟：DDR3与外界通信实际使用的时钟（实际时钟），跟DDR3芯片接口性能相关。

3.DDR3等效时钟：DDR3与外界通信实际的有效时钟（双倍速率）。

FPGA部分三个时钟（上图右侧部分）

1.FPGA参考时钟：FPGA用于MIG IP数据传输的参考时钟，固定频率200MHz；
可以由PLL提供、系统时钟（200MHz外部时钟）、外部差分（单端）输入。

2.FPGA IP时钟：FPGA用于MIG IP内部逻辑的时钟；
它可以由PLL提供、外部差分（单端）输入。

3.FPGA用户时钟：FPGA用于给用户提供设计的时钟；
它是由MIG控制器输出给用户的时钟。

DDR3芯片预读取原理

上图分析可知，内核，接口所用的时钟频率不同，所以可以有如下假设：
假设内核工作在100MHz，接口工作在400MHz。内核一次把8bit’数据准备好，来满足接口双沿传输使用（8:1）；这就是预读取原理。在不提升内核工作频率情况下，通过预读取方法提高数据传输带宽。

上述部分内容参考了部分网友分享的资料

重点

MIG ip配置完成后，用户只需要关心例化模板ui_clk。因为用户实际使用的时钟是mig ip 提供的（ui_clk），而不是直接使用晶振或pll给的时钟。

二、到中流击水—MIG(MIS) DDR3 UI

MIG—ui接口一图知天下

我们用三个图，表达原理。原理清楚了，配置MIG IP也就非常简单。
一味蛮干是工具人，好思路往往起到事半功倍作用。

1.ui接口原理框图

序号
1.用户需要写逻辑的部分（基于此接口开发逻辑）
2.用户需要关心的信号（主要完成地址、数据、读写控制），其中，用户逻辑由MIG 控制器输出的时钟驱动，MIG 时钟与用户时钟频率一致（非常重要，请记住，不然在后文用户接口计算数据位宽会产生各种不理解）。
3.IO物理连接管脚区域（约束管脚）
4.FPGA与DDR3实际发生数据需要的信号（用户不用关心）
5.DDR3存储器（配置MIG IP需要选择是颗粒还是条等信息）
在这里插入图片描述

2.MIG ip核时钟原理图

1.MIG IP核输入时钟，根据开发板晶振频率决定。
2.IDELAY 参考时钟，用户只需要记住它是200MHZ频率即可（可以是外部时钟，可以是PLL出来的时钟，参考第5点内容）。
3.频率选择器，它有MIG自动完成配置，用户无需关心。（由MIG IP核配置的DDR频率决定）
4.表明大量内部逻辑是由PLL输出时钟驱动，用户无需关心。
5.IDELAY 参考时钟，它不仅可以由外部输入，也可以由1输入的时钟驱动，但需要倍频到200MHZ。（配置MIG IP核需要关注点）
在这里插入图片描述

3.MIG PHY图

跟用户关系不大；管脚约束也只需要关注是哪个bank。
在这里插入图片描述

DDR3 MIG-IP重点配置参数

按IP配置界面一步一步来就行了，不要怕，不要怕，不要怕。重点说三遍！！！
无非就是如下几个参数：
1.接口频率 ，根据DDR选择
2.接口频率倍数（重点），可以是4:1；可以是2：1；具体根据FPGA能力确定（最高时钟频率、IO翻转能力等等）。
3.DDR3数据位宽；某种程度上影响ui（用户）数据接口位宽，具体需要结合突发长度、上述第二条时钟比来确定。
4.ui接口的封装，非AXI接口。
5.管脚约束及校验…

重点：ui（用户）数据位宽计算。

突发BL=8（perfetch 8bit数据），不解释了吧。由3代控制器IP决定。（参考本文第一部分内容，时钟驱动问题）
1.采用4:1模式，假设FPGA IO接口时钟频率 400MHZ；MIG IP时钟和用户时钟都是100MHZ；
2.DDR3数据传输速率可以暂理解为800MHZ（双沿传输）；也就是IO传输速率是 800Mhz/s bit 。
3.用户只有100MHZ时钟，那么只能一个时钟提供8倍DDR3接口 位宽 的数据才能满足传输。
4.假设DDR3 芯片位宽为16bit；那么用户测数据位宽应为16*2（双速率）*4（时钟比例）=128bit。
5.用户侧8倍于DDR3接口侧数据位宽，也正好能够满足BL=8（突发8）。注意，这是是恰巧。正式因为这个恰巧，也是我们的用户逻辑设计比2:1模式变得简单。
6.数据位宽由MIG IP核采用并串转换实现一次perfetch 8预读（突发）.

4.ui接口信号

比较简单；不做阐述

5.ui接口时序

比较简单；不做阐述；但仍有重点，写时序控制。CMD 与 WRDATA对应关系；信号采用统一对齐。

6.ui接口逻辑

三段状态机。空闲、写数据、写完成、读数据、读完成、空闲；
跳转逻辑比较简单；具体可按自己习惯写。

调试测试是工具人干的事…

云上Node
关注
  • 2
    点赞
  • 踩
  • 17
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
Xilinx FPGA平台DDR3设计保姆式教程（3）MIG IP核使用教程及DDR读写时序
数字IC/FPGA杂货铺，找一找，或许有你想要的~
11-09 2万+
干货来了，用DDR搬砖，只需要会用IP就好，Xilinx官方YYDS！ ----------------------------------------------------------------------------------------------------------------- 汇总篇： Xilinx平台DDR3设计保姆式教程（汇总篇）——看这一篇就够了 ----------------------------------------------------------...
Xilinx MIG 控制器工程
12-26
Xilinx MIG 控制器
Xilinx 2020.1 MIG核读写DDR3内存，新建工程时配置MIG核的完整步骤
ZLK1214的专栏
12-17 5575
本文以XC7A35TFGG484-2这款芯片为例，采用米联客FPGA开发板，用MIG核驱动DDR3内存。FPGA外接的晶振大小为50MHz，DDR3内存的驱动频率（ddr3_ck_p和ddr3_ck_n）为400MHz。选用的DDR3内存型号为MT41K128M16，内存容量为256MB。 首先用Clocking Wizard配置时钟，由50MHz倍频到200MHz，作为MIG的系统时钟（sys_clk_i）和参考时钟（clk_ref_i）。 用MMCM倍频，输入的时钟为50MHz： 输出
『FPGA通信接口』DDR(3)DDR3颗粒读写测试
最新发布
余生芳华，灵魂共舞
04-30 1418
介绍DDR3颗粒的测试方法，测试项目与测试策略，给出测试程序分析和测试结果分析，是用好DDR的必经之路。
南京观海微电子----DDR的工作原理——DDR接口专栏（一）
m0_72563973的博客
01-28 1268
除了电压，容量和IO的速率变化之外，上表还列出了Bank，Bank Group，Prefetch和Burst Length的演进，bank数越来越多，到DDR4出现bank group，prefetch也从2n增加到4n，8n。所以，剩下的17根地址线，留1根用来表示传输地址是否为行地址。比如一次Burst Read的时候如果CA[2:0]=3’b001表示低三位从地址1开始读取，CA3=0的时候按顺序读取1，2，3，0，5，6，7，4，CA3=1的时候交错读取1，0，3，2，5，4，7，6。
Xilinx MIG IP核使用
weixin_42612956的博客
02-04 5966
Xilinx MIG IP核使用 Clock Period:选择ddr芯片的工作时钟（这个时钟是从FPGA接口到DDR的时钟，ddr芯片会以这个时钟采数据） PHY to Controller Clock Ratio：选择4：1或者2：1，可以理解为ddr3的工作时钟频率：用户时钟频率 = 4：1。 Memory Type:选择DDR3的芯片形式，主要有Component、RDIMMs、UDIMMs和SODIMMs四类，如果硬件选用的是DDR3芯片颗粒，则选择Component，如果硬件选用的是内存条
【原创】Xilinx_7Series_MIG控制器驱动DDR3
qq_40807206的博客
11-20 1万+
一、项目说明： 平台：XC7K325T板卡DDR3：两片MT41J256M16TW-107，共1GB，数据总线32bit环境：Vivado 2019.2IP：Memory Interface Generator(MIG 7 Series)官方手册：ug586 (7Series Devices Memory Interface Solutions v4.2) 二、DDR3 本调试使用了两片镁光的 MT41J256M16TW-107 DDR3芯片：单片数据总线为16bit、深度32M、8个Ban...
硬件接口之DDR
xuhao0258的博客
09-16 1万+
1.引脚说明   DDR3物理引脚可划分为4类：地址总线、数据总线、控制线、电源与参考电压。 1.数据线 DQ[13:0] 数据总线 DQS，DQS＃ 数据选通： 用于数据同步，读时是输出,边缘与读出的数据对齐。写时是输入,中心与写数据对齐。 TDQS,TDQS# 数据选通： 功能与DQS相同，只是当两种不同的DIMM混合应用在同一个系统时，DQS的负载就会不同，这样会造成信号完整性问题，TDQS就是为了解决这个问题的。当TDQS使能时,DM禁止,TDQS和TDDS提供终端电阻。注意：TDQS与DM共用
Xilinx MIG 控制器使用详解（一）
热门推荐
MaoChuangAn的博客
12-26 2万+
想要自己学习MIG控制器已经很久了，刚开始学习的时候也是在网上到处搜索MIG控制器的资料，深知学习过程的不容易。因此本系列的教程一定会详细的写出关于MIG控制器的相关知识，方便大家一起学习。有问题的朋友可以在下方留言，一起学习和讨论。 关于DDR3的基本知识在这里我就不详细说了，只有在相关的地方会提上一嘴。本教程的目的只是教会大家如何使用MIG控制器，大家一定不要觉得MIG控制器有多难，其实很简...
Xilinx DDR3 MIG系列——ddr3控制器的时钟架构
小灰灰的FPGA的博客
11-12 1596
对于移植别人工程时，需要留意这一点，用两种方式，第一种可以与硬件确认提供的时钟，但是一般这种都是fpga开发者在顶层通过PLL生成的200m时钟 ，另一种方式可以通过旧工程的MIG IP的xdc约束文件去确认下。sync_pulse的时钟频率是mem_refclk的1/16，仿真图结果观察下，确实如此，总周期为1250ps+18750ps=20ns，占空比为1250ps/20000ps=1/16。根据ug586_7Series_MIS，我们可以了解下大体上所有的时钟架构，手册提供了具体的时钟设计方式。
Xilinx的DDR3的MIG接口仿真
09-08
总之，Xilinx DDR3 MIG接口仿真是FPGA设计中不可或缺的一环，它涉及到DDR3内存的特性和访问方式，MIG IP核的配置与使用，以及仲裁策略的实现。通过实践，学习者可以深入了解DDR3内存控制器的设计和验证，提升自己的...
Xilinx vivado DDR3 MIG IP核解决方案以及应用
12-26
Xilinx vivado DDR3 MIG IP核解决方案以及应用
Xilinx ISE MIG 中文教程 DDR3开发利器
12-31
通过学习这个中文教程，FPGA开发者可以掌握使用Xilinx ISE MIG进行DDR3接口设计的关键技巧，从而更好地利用DDR3的高速存储能力，提升系统性能。通过01.simulation.pdf、02.synthesis.pdf和03.modification.pdf三个...
VC707_MIG_DDR3_ddr3mig_fpga_Xilinx_xilinxddr3_
10-04
《VC707_MIG_DDR3：Xilinx FPGA中的DDR3内存接口设计详解》 在电子设计领域，尤其是在FPGA（Field-Programmable Gate Array）应用中，高速内存接口的设计是一个至关重要的环节。Xilinx的MIG（Memory Interface ...
使用VIVADO中的MIG控制DDR3（AXI接口）三——DDR3简介
qq_57541474的博客
11-05 8277
在读写DDR3之前，需要了解DDR3的相关知识，而如果一开始就直接看DDR3的话，我们极有可能会感觉到一头雾水，不知道从哪下手，接下来，我们便从SDRAM一步步到DDR3，分步去学习相关的知识。
DDR3详解（转）
fzhykx的博客
12-04 2万+
一.DDR3简介         DDR3的内部是一个存储阵列，将数据“填”进去，你可以它想象成一张表格。和表格的检索原理一样，先指定一个行（Row），再指定一个列（Column），我们就可以准确地找到所需要的单元格，这就是内存芯片寻址的基本原理。对于内存，这个单元格可称为存储单元,那么这个表格（存储阵列）就是逻辑 Bank（Logical Bank，下面简称Bank）。          D...
手把手教你学会 Xilinx PCIE/XDMA 读写DDR系列（一） DDR/MIG配置详细步骤
w18864443115的博客
12-19 3888
在实现FPGA和处理器、PC、ARM打交道的时候，有很多种方式进行通信，具体有以下几种实现方式：又上图可以看的出来，PCIE的优势远远大于其他的通信方式，并且通信速度也是最快的一种，最高可以达到128Gbps。Xilinx从15年前，V4系列开始，一直在PCIe的解决方案上深耕，提供众多的应用方案级的解决方案，方便用户专注于自己的应用。早期，Xilinx提供的有Application Notes，例如XAPP859，XAPP1052等，构建了基本的双向数据传输。
XIlinx MIG 控制DDR3 SO-DIMM内存条（二）：MIG IP核学习
w0shishabi的博客
11-28 7741
这里只学习DDR3 和 DDR2 SDRAM Memory Interface。 1 简介 Xilinx 7系列FPGA 存储器接口解决方案（MIS）IP核 组合了 预先设计的控制器（pre-engineered controller） 和 物理层（physical layer，PHY）接口。这个物理层接口连接【用户设计】或【AMBA AXI4（Advanced eXtensible Interface 4）】接口的DDR3、DDR2 SDRAM器件。 2 IP核自定义 2.1 设置IP核参数 2.1.1
C6678之DDR3接口
weixin_42564775的博客
03-04 6769
1、简介 DDR3内存控制器用于连接符合JESD79-3C标准的SDRAM设备。不支持DDR1 SDRAM，DDR2 SDRAM，SDR SDRAM，SBSRAM和异步存储器等存储器类型。 2、接口特性 ①支持JEDEC标准JESD79-3C - DDR3兼容设备 ②最大33位地址，8GB地址空间 ③支持16/32/64位数据总线宽度 ④CAS延迟：5,6,7,8,9,10和11 ⑤1,2,4...
ddr3 mig7 ip
01-18
IP地址表示互联网上的设备的唯一标识，DDR3是一种电脑内存的类型，MIG7则是一个IP核。DDR3 MIG7 IP是一种用来控制DDR3内存的IP核。DDR3内存是一种动态随机存取内存技术，常用于计算机系统，尤其是个人电脑和服务器。DDR3 MIG7 IP核是用来优化DDR3内存控制器的性能和功能，提高数据传输速度和效率。 DDR3 MIG7 IP核具备多种功能，包括自动初始化DDR3内存、处理数据传输和存储等。它能够实现高速数据传输和稳定的内存性能，使得计算机系统能够更高效地执行任务。通过使用DDR3 MIG7 IP核，可以提高计算机系统的整体性能，并降低功耗。 DDR3 MIG7 IP核由Xilinx公司开发，适用于Xilinx FPGA芯片。它提供了一种方便、灵活和可定制的解决方案，可以适应不同的计算机系统需求。同时，DDR3 MIG7 IP核还支持各种标准和协议，例如AXI接口和DDR3协议，使得它能够与其他系统组件无缝集成。 综上所述，DDR3 MIG7 IP核是一种用于控制DDR3内存的IP核。它具备优化DDR3内存控制器性能和功能的能力，使得计算机系统能够更高效地运行。通过使用DDR3 MIG7 IP核，可以提高计算机系统的性能和功率效率，适应各种应用场景。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值