DDR3芯片读写控制及调试总结 — Xilinx FPGA（MIS）

最新推荐文章于 2025-04-19 14:32:20 发布

CAOXUN_FPGA

最新推荐文章于 2025-04-19 14:32:20 发布

阅读量1.1w

点赞数 9

分类专栏： FPGA理论篇

本文链接：https://blog.csdn.net/CAOXUN_FPGA/article/details/101750420

版权

FPGA理论篇专栏收录该内容

4 篇文章

订阅专栏

DDR3芯片读写控制及调试总结

1. 器件选型及原理图设计

（1）由于是直接购买现成的开发板作为项目前期开发调试使用，故DDR3芯片已板载，其型号为MT41J256M16HA-125，美光公司生产的4Gb容量DDR3芯片。采用2片DDR3芯片并联模式，即共用地址信号线、控制信号线，数据信号线进行扩展为单片位宽的2倍。那么，如果采用4片进行并联连接，则位宽扩展为4倍。（FPGA关于DDR3控制器的上限物理数据管脚位宽为72位，故原理图设计时，不要超过该上限即可。）

（2）虽说开发板厂家已确保硬件设计完美可靠，但是作为用户开发者，至少还是需要弄明确厂家的设计人员设计思路及参考依据。本质上就是想象自己重新设计硬件原理图。开发板DDR3芯片及控制部分原理图如下所示。（采用的是黑金开发板）

（3）原理图分析。

供电电源：DDR3芯片采用1.5V电源供电，还有低电压DDR3芯片是1.35V供电。故VDD、VDDQ均为1.5V，VSS均接地。

参考电压：数据信号线参考电压 VREFDQ，地址信号及控制信号参考电压VREFCA，均为0.5* VDD。

输入时钟：DDR3芯片采用差分输入时钟，可以由外部有源晶振直接提供，还可以由源端FPGA提供，采用后者更灵活。

例如： -125速率等级的DDR3芯片上限工作频率为1600M T/s，用户可以使其工作在1200M，1000M， 800M等等。故采用FPGA提供DDR3的工作时钟。

注意：工作频率1600M T/s ≠ ≠ 1600Mb/s，因为在FPGA的MIG控制器中，会写成Mb/s，造成初学者的误解。因为如果当前DDR3芯片的DQ数据管脚位宽为x16，工作频率为1600M T/s，那么该DDR3芯片极限带宽为：1600x16Mb/s，所以二者是不相等的单位。

2. DDR3芯片物理参数简介

几个重要的物理参数见上图所示，具体含义可以参考博文：http://blog.chinaaet.com/justlxy/p/5100051913

关于DDR3芯片还有两个重要的概念：预加载Prefetch，突发长度Burst Length

所谓prefetch，就是预加载，这是DDR时代提出的技术。在SDR中，并没有这一技术，所以其每一个cell的存储容量等于DQ的宽度（芯片数据IO位宽）。【关于什么是cell（存储单元参考博文：http://blog.chinaaet.com/justlxy/p/5100051913 ）】

进入DDR时代之后，就有了prefetch技术，DDR是两位预取（2-bit Prefetch），有的公司则贴切的称之为2-n Prefetch（n代表芯片位宽）。DDR2是四位预取（4-bit Prefetch），DDR3和DDR4都是八位预取（8-bit Prefetch）。而8-bit Prefetch可以使得内核时钟是DDR时钟的四分之一，这也是Prefetch的根本意义所在。

Burst Lengths，简称BL，指突发长度，突发是指在同一行中相邻的存储单元连续进行数据传输的方式，连续传输所涉及到存储单元（列）的数量就是突发长度(SDRAM)，在DDR SDRAM中指连续传输的周期数。上一部分讲到的Burst Type和Burst Order实际上就是关于Burst Length的读写顺序的配置。在DDR3 SDRAM时代,内部配置采用了8n prefetch(预取)来实现高速读写.这也导致了DDR3的Burst Length一般都是8。当然也有Bursth ength为4的设置(BC4)，是指另外4笔数据是不被传输的或者被认为无效而已。在DDR2时代，内部配置采用的是4n prefetch，Burst length有4和8两种，对于BL=8的读写操作，会出现两次4n Prefetch的动作。

参考博文：http://blog.chinaaet.com/justlxy/p/5100052027

3. 新旧两代DDR3 控制器对比 — MIS vs MIG

上一代MIG控制器 — Spartan6系列

由上一代MIG控制器可知：写指令操作和写数据或读数据操作是完全独立的，二者之间没有相互联系，时序控制容易实现。

cmd_bl连续指令写入的长度限制为2^6=64，故MIG单次连续写操作和连续读操作的数据长度上限为64，这个限制其实是由指令缓存FIFO的存储深度决定的。

新一代MIS控制器 — 7系列FPGA等

由上图可知，新一代MIS控制器写指令操作和写数据操作不再是完全独立，二者有着时序上的关联，这就为初次使用者带来麻烦。因为习惯上一代控制器MIG，就很容易忽视地址控制信号和数据控制信号的时序匹配问题。

非连续写操作时，设计者需要关注地址控制信号和数据控制信号的时序匹配问题。当写指令操作使能后，提前1个clock或者至多延迟2个clock必须给数据。

连续写操作时，由Figure1-49黄色高亮文字说明可知，设计者此时无需关注地址控制信号和数据控制信号的时序匹配问题。只需要保证写指令的有效个数（app_en控制）和写数据（app_wdf_wren）的有效个数均相同即可。此处文档说明我经过实际板级验证是可行的。

4. MIS控制器使用体会

（1）单个数据写操作 — 因为读操作很简单，故此处只讨论写操作

地址控制信号与写数据信号严格按照时序图图4要求即可，最好是都对齐。判定写允许信号可以设定为app_rdy & app_wdf_rdy。为简单起见，可令app_wdf_end = app_wdf_wren。且注意app_en信号有效时间为1clock，不要随意延长为2clock。如果是单个数据写操作一直写入100个数据，那么app_en信号和app_addr信号有效时间均为100clock，且需要完全对齐，且不要随意延长。我就是吃过这个亏，导致写入数据看起来是符合的。但是读数据时发现读出的数据前几个会不断变化出错。（时序还是需要严谨的）

（2）连续写操作 — 由于写数据不用受到写指令时序的影响，可以让地址控制信号与写数据控制信号完全独立。分别用独立的计数器是控制各自的有效时间。通过实际调试发现：app_wdf_rdy有效时间比 app_rdy有效时间更连续。举例说明如下：

假设单次写入数据长度为128个，当写数据计数器累加到128时，可能写指令有效计数器此时为100。那么状态机可以切换到下一个状态，改状态只进行写指令操作而不进行写数据操作（因为写数据操作已完成，快于写指令操作），直到写指令计数器也累加到128，从而单次写入数据操作才算是最终完成。

说明：实际测试可知，如果一直单个数据写操作，本质上等效于连续的写操作，但是因为单个数据写操作判定写允许信号设定为app_rdy & app_wdf_rdy，要写指令ready信号和写数据ready信号同时有效才可以，故实际可能比真正的连续写操作耗时要略微多一丢丢。两种方法测试写入504个数据长度，其实差别很小。但是前者方法更容易理解，编程更容易一些。

5. 调试结果