本文是FPGA毕业设计系列的第二篇，详细介绍了音频信号放大电路设计，使用74HC04芯片增强小米盒子输出的微弱信号。接着讨论了FPGA的控制逻辑，包括SPDIF信号处理和DA转换芯片WM8988的配置。最后，展示了验证与调试过程中的时序波形，强调了设计中的关键环节。
上一篇文章给大家介绍了基于FPGA的数字音频接收与还原系统的整体架构，相信看过的朋友都知道这个毕业设计大概要做的是什么。今天继续围绕这个毕业设计做一个详细的介绍！
源信号放大电路
大家如果有看过前面的介绍就知道这个设计里的音频数据源信号来自小米盒子，而实际上小米盒子输出来的信号幅值非常小，峰值大概只有500mv左右，如果这个信号直接输到FPGA是无法识别的。因此，需要在小米盒子和FPGA之间加一个信号放大电路，本设计中使用了74HC04作为信号放大器芯片，电路原理图如下：
74HC04内部实际是两个反向器，信号经过两个反向器后的时序不变，但是信号峰值却被放大了。
FPGA的控制逻辑设计
整个数字信号接收系统的控制部分由FPGA完成，由于SPDIF传输的是数字信号，FPGA完全能够胜任完成对信号的控制和转化。下图是其中的部分verilog代码：
verilog设计过程中使用modelsim软件做时序功能仿真，modelsim是FPGA设计过程中非常有用的工具：
最低0.47元/天 解锁文章
1581
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
