『FPGA开发必备技能』汇总导航

置顶 FPGA小油条

已于 2024-07-04 09:50:01 修改

阅读量770

点赞数 21

分类专栏： FPGA开发必备技能文章标签： fpga开发 FPGA Vivado Xilinx

于 2024-06-05 13:41:49 首次发布

本文链接：https://blog.csdn.net/weixin_40615338/article/details/139469993

版权

FPGA开发必备技能专栏收录该内容

9 篇文章 0 订阅

订阅专栏

在这里插入图片描述

※Welcome

大家好，欢迎来到瑾芳玉洁的博客！
😑励志开源分享诗和代码，三餐却无汤，顿顿都被噎。
😭有幸结识那个值得被认真、被珍惜、被捧在手掌心的女孩，不出意外被敷衍、被唾弃、被埋在了垃圾堆。
🙂喜欢舞文弄墨咬文嚼字的混沌世界，懵懂无知走上了工科直男01的不归路。
😎八十公斤的体重勉强与大鹏一日同风起的浮力动态平衡，做不到宠辱不惊无欲无求的匀速直线运动，就按部就班的小波浪式前进，螺旋式蠕动。
<🤵🤵🤵我是一名专注于FPGA领域的工程师！我就是我，一个没有颜色的错过的烟火，一个立志成为CSDN TOP100的黑铁FPGA选手！👌✌哦耶~~~

※前言

成为一名高级的FPGA工程师需要具备广泛的知识面，且有一定的深度。从原理角度需熟悉数字电路原理、模拟电路，电路原理，了解FPGA内部结构；从开发语言角度需熟悉verilog、VHDL硬件描述语言，以及时兴的systemverilog，并掌握一些经典的示例；从开发工具的角度需熟悉vivado、Quartus II等FPGA开发环境，subline4、vs code等文本编辑器，modelsim、matlab等仿真工具；从接口的角度，熟悉常见的低速通信接口如UART、SPI、IIC等，熟悉常见的高速接口如USB3.0，千兆网口，DDR3等是必备素养。从进阶的角度，需学习时序约束的原理与如何让时序收敛的方法，需学习FPGA大型项目模块划分如何顶层设计。此外，最近几年又兴起的以Xilinx ZYNQ和ZYNQ Ultrasacle+系列为代表的异构处理芯片，集成了ARM与FPGA在一颗芯片上，与他相关的又涉及他的工具，开发流程等内容。我的计划是在博客中分享、记录在FPGA进阶路上的收获，以FPGA内容为主，而其他内容包括Qt，matlab、python，C/C++的内容都是以助力FPGA开发，提升学习办公效率为主要目的。FPGA内容大体包括以下方面：工具、语言、基础理论知识、内部结构知识、xilinx的官方资料解读、常见通信接口、高速通信接口等内容。进阶篇，讲述相对复杂的时序约束，工具使用的进阶，以及基于基础篇通信接口测试的实用的小项目。请相信，所有的积累都有其特定的价值，滴水成河,粒米成箩！

※知识架构

本文是FPGA开发必备技能的第一篇文章，介绍该内容在整体架构中的位置，以及该部分包含的内容。如第一段所述，FPGA开发需要积累很多的知识才能融会贯通，上面提到的电路知识、设计语言、通信接口、SOC等都是成体系的东西，本专栏介绍一些需要的技能点，但不在上述体系中却很有用，因此把这些知识网罗在一起形成一个专栏。这部分内容主要有以下几部分，一是熟悉开发的流程，包括开发工具的使用，关联文本编辑器、第三方仿真工具部署等旨在帮助开发者提高效率；二是关于一些调试的技巧，包括使用到的IP核工具，工程实践中积累的经验；三是相对独立的一些技能点，例如写一段python代码将原理图layout工具导出的csv文件转换成vivado使用的约束文件格式xdc，写Qt代码生成ROM IP核使用的COE文件，添加Flash列表中没有的Flash型号等。

※开发环境

如无特殊说明，本系列文章开发环境配置如下：
●OS： Windows10 64bit
●开发环境：Vivado2020.2
●芯片厂家：xilinx 7系列 KU系列
●仿真工具：Vivado Simulator/ModelSim DE-64 10.6c
●开发语言：Verilog-HDL

※系列文章目录

👀第一篇文章：FPGA开发技能(1)熟悉ISE开发环境
简介：介绍ISE下载安装，设计输入到编译，再到烧写的完整开发流程。
👀第二篇文章： FPGA开发技能(2)熟悉Vivado开发环境
简介：介绍Vivado设计输入到编译，再到烧写的完整开发流程，以及相关的目录结构、代码固化方法。
👀第三篇文章： FPGA开发技能(3)Vivado关联VS Code文本编辑器
简介：介绍配置VS Code用于vivado开发的环境包括汉化、语法检查，二者关联等操作。
👀第四篇文章： FPGA开发技能(4)Vivado关联仿真ModelSim
简介：介绍modelsim仿真步骤，添加xilinx器件库的方法以及vivado关联modelsim的操作。
👀第五篇文章： FPGA开发技能(5)Vivado添加列表中不存在的FLash器件
简介： Vivado添加列表中不存在的FLash器件，以华邦Flash芯片W25Q128JVEIQTR为例，其他器件步骤一致。
👀第六篇文章： FPGA开发技能(6)Qt生成ROM IP核使用的COE文件
简介：介绍QT将一张图片灰度化二值化并且移位压缩之后生成COE文件，以供ROM IP核使用的方法。
👀第七篇文章： FPGA开发技能(7)Vivado设置bit文件加密
简介：本文介绍AES加密算法的原理，加密操作的流程以及加密的作用。
👀第八篇文章： FPGA调试技巧(8)VIO IP核的使用
简介：本文介绍VIO IP核，介绍使用场景，IP配置和快速使用的方法。