FPGA开发技能(3)Vivado关联VS Code文本编辑器

FPGArea

已于 2024-07-29 18:32:52 修改

阅读量8.8k

点赞数 15

分类专栏： FPGA开发必备技能文章标签： fpga开发 vivado vscode

于 2022-07-21 15:37:47 首次发布

本文链接：https://blog.csdn.net/weixin_40615338/article/details/125913287

版权

FPGA开发必备技能专栏收录该内容

11 篇文章

订阅专栏

前言

vivado自带的编辑器具有自动语法规则检查，字体设置，颜色配置等功能。但在实际编写代码的过程中，发现诸多不足，例如无法放大缩小，对齐功能不好用等缺点。文本编辑器有很多选择，例如Notepad、Sublime Text、VS Code等，选择一款适合自己的编辑器，有助于养成自己的代码风格并为FPGA开发提供极大方便。下面以VS Code为例，介绍如何配置文本编辑器。

1.安装VS Code

访问VS Code官网下载软件并且提供了使用说明，安装步骤按照如下勾选即可。中间省略了同意协议，选择路径和点击安装的简单步骤。

2.安装插件

①安装汉化包插件，如下图所示。单击左侧工具栏的 extensions 或者使用快捷键【Ctrl+Shift+X】，输入 chinese，点击 Install 安装中文简体。

②配置VS Code语言包，使用快捷键【Ctrl+Shift+P】弹出查找命令框，输入 language, 找到 Configure Display Language，单击并选择 locale 属性为"zh-CN"，如下图所示。

③重启软件，汉化环境已经就位。

④使用安装汉化包一样的方式安装Verilog-HDL/SystemVerilog/Bluespec SystemVeril（后续简称Verilog-HDL）、Verilog Highlight、CTags Support三个插件。其中Verilog-HDL提供了vivado编辑器提供的大多数功能，如代码高亮（highlight）简单语法补全提示（snippets），以及静态语法检查（lint，需要自行配置linter组件），Ctags功能集成（需要额外安装ctags组件）。

⑤安装verilog-simplealign插件，用来对齐代码块，安装后选中想要对齐的代码ctrl+L即可。

⑥安装verilog-testbench插件，用于生成仿真文件所必要的一些格式，非常方便。安装这个插件需要安装python3的环境，并在windows命令行中输入pip install chardet安装chardet模块。在vs code中打开一个.v文件，为此文件生成仿真的tb文件只需ctrl+shift+P输入testbench即可。

⑦安装indent-Rainbow插件，代码中对齐的空白部分会添加上颜色，变得更加显眼，方便查看对齐。

⑧安装local history插件，用于自动备份之前的改动，有时候仅凭Ctrl+z撤销操作时不行的，安装完成在左边侧栏显示有local history目录。