4.5交织

最新推荐文章于 2024-09-14 13:55:34 发布
最新推荐文章于 2024-09-14 13:55:34 发布
阅读量2.4k 收藏 43
点赞数 10
分类专栏： ofdm 学习笔记
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_40640020/article/details/84139130
版权

4.5.1分组交织器原理

4.5.2卷积交织器原理

4.5.3 802.11a中的交织

1、符号交织的实现

 

2、Data交织的实现

 

https://blog.csdn.net/weiweiliulu/article/details/48160057?locationNum=9&fps=1

代码：

module DATA_interleaver(DINT_DIN,DINT_ND,INDEX_IN,DINT_RST,DINT_CLK,MODE_CON,DINT_DOUT,DINT_RDY);
   
    input DINT_DIN;
    input DINT_ND;
    input [8:0] INDEX_IN;
    input [1:0] MODE_CON;
    input DINT_RST;
    input DINT_CLK;
    output DINT_DOUT;
    output DINT_RDY;

    reg DIN;             //register of input
    reg ND;					 //enable of output
    reg [8:0] INDEX;		 //register of index for output
    reg [1:0] MODE;		 
    reg [9:0] WA_1;      //DINT_RAM_1 write address
    reg DIN_1;           //DINT_RAM_1 input register
    reg REN_1;           //DINT_RAM_1 enable read 
	reg WEN_1;           //DINT_RAM_1 enable write
    reg WAC_1;		     //control write address of 1st interleaver
    reg DINT_RDY_1;      //DINT_RAM_1 enable output
    reg DIN_2;				 //DINT_RAM_2 input register
    reg [4:0] WA_2;		 //DINT_RAM_2 write address
    reg WEN_2;				 //DINT_RAM_2 enable write
    reg REN_2;				 //DINT_RAM_2 enable read
    reg WAC_2;				 //control write address of 2ed interleaver
    reg DINT_DV;         //enable output
    reg DINT_DOUT;		 //output register
    reg DINT_RDY;			 //synchronize with output

    wire [9:0] RA_1;     //DINT_RAM_1 read address
    wire [9:0] Q_1;		 //RCOUNT_1 counter of output
    wire DOUT_1;         //DINT_RAM_1 output
    wire RST;            //reset of IP core, enable under high leavel
    wire [4:0] Q_2;		 //RCOUNT_2 counter of output
    wire [4:0] RA_2;		 //DINT_RAM_2 read address
    wire DOUT_2;         //DINT_RAM_2 output

	assign RST=~DINT_RST;       
	assign RA_1=Q_1;				

/********************************************************************************/
/****************************   register for input   ****************************/

always @ (negedge DINT_RST or posedge DINT_CLK)	   
if (!DINT_RST)								 
  begin
	  DIN<=1'b0;
	  ND<=1'b0;
	  INDEX<=9'b000000000;
	  MODE<=2'b00;
  end
else
  begin
	  if (DINT_ND)
		begin
			DIN<=DINT_DIN;
			ND<=DINT_ND;
			INDEX<=INDEX_IN;
			MODE<=MODE_CON;
		end
	  else 
		begin
			DIN<=1'b0;
			ND<=1'b0;
			INDEX<=9'b000000000;
		end
  end


/**********************************************************************************/
/****************************       DINT_RAM_1   ****************************/

// BRAM: depth is 384 bits, the 1st interleaver BRAM to store the data which already adjust the order

DINT_RAM_1 dint_ram(
    .a(WA_1),
    .dpra(RA_1),
    .clk(DINT_CLK),
    .qdpo_clk(DINT_CLK),
    .d(DIN_1),
    .qdpo(DOUT_1),
    .qdpo_ce(REN_1),
    .qdpo_rst(RST),
    .we(WEN_1));


/***************************************************************************/
/****************************    RCOUNT_1    ****************************/

// counter cycle is 384 to generate read address of DINT_RAM_1
										  
rcount_1 RCOUNT_1(
    .Q(Q_1),
    .CLK(DINT_CLK),
    .CE(REN_1),                                           
    .SCLR(RST));


/**********************************************************************************/
/****************************       1st interleaver    ****************************/

always @ (negedge DINT_RST or posedge DINT_CLK)	   
if (!DINT_RST)								 
  begin
	  WAC_1<=1'b0;
	  WA_1<=10'b0000000000;
	  WEN_1<=1'b0;
	  DIN_1<=1'b0;
	  REN_1<=1'b0;
	  DINT_RDY_1<=1'b0;
  end
else
  begin
	  if (REN_1)                                               
		DINT_RDY_1<=1'b1;  				         		    
	  else										    
		DINT_RDY_1<=1'b0;
	  
	  case (MODE)									      
		  2'b10: 
			begin
				if (ND)                                                  
				  begin
					  if (!WAC_1)	
					       begin					// input data write in the BRAM first half part and the end alternatively, under control of WAC_1. 		
                             WA_1<=(INDEX[3:0]<<3)+(INDEX[3:0]<<2)+INDEX[8:4];
                             DIN_1<=DIN;
							 WEN_1<=1'b1;
						   end						
					  else	
                        begin					 
							WA_1<=(INDEX[3:0]<<3)+(INDEX[3:0]<<2)+INDEX[8:4]+192;                       														
							WEN_1<=1'b1;									                                       
							DIN_1<=DIN;			
                        end						
					 if(INDEX ==9'd192)
						begin
							WAC_1 <= ~WAC_1;
							REN_1 <= 1'b1;
						end
					 					 
				  end
				else 
				  begin
					  WA_1<=10'b0000000000;
					  WEN_1<=1'b0;														                                       
					  DIN_1<=1'b0;
				  end
				  
				if (Q_1==191 || Q_1==383)                  //finish read of BRAM
				  REN_1<=1'b0;								    
			end								              
	  endcase

	  
  end


/******************************************************************************/
/****************************       DINT_RAM_2     ****************************/

// BRAM: depth is 32bits, as 2ed interleaver, change the write address too

DINT_RAM_2 dint_ram2(
    .a(WA_2),
    .clk(DINT_CLK),
    .d(DIN_2),
    .we(WEN_2),
    .qdpo_ce(REN_2),
	.dpra(RA_2),
    .qdpo_clk(DINT_CLK),                                       
    .qdpo(DOUT_2),                                          
    .qdpo_rst(RST));


/***************************************************************************/
/****************************       WCOUNT_2    ****************************/
										  
count24 WCOUNT_2 (
    .Q(Q_2),
    .CLK(DINT_CLK),
    .CE(DINT_RDY_1),
    .SCLR(RST));


/**********************************************************************************/
/****************************       RCOUNT_2     ****************************/

										  
count24 RCOUNT_2 (
    .Q(RA_2),									   
    .CLK(DINT_CLK),
    .CE(REN_2),								    
    .SCLR(RST));


/**********************************************************************************/
/****************************      2ed interleaver     ****************************/

always @ (negedge DINT_RST or posedge DINT_CLK)	   
if (!DINT_RST)								 
  begin
	  WEN_2<=1'b0;
	  DIN_2<=1'b0;
	  WAC_2<=1'b0;
	  WA_2<=5'b00000; 
	  REN_2<=1'b0;
	  DINT_DV<=1'b0; 
	  DINT_DOUT<=1'b0;
	  DINT_RDY<=1'b0;
  end
else
  begin
	  case (MODE)									     
		  2'b10:
			  begin
				  if (DINT_RDY_1)								    //input data to the 2ed interleaver after finish the 1st interleaver
					begin
						WEN_2<=1'b1;								    
						DIN_2<=DOUT_1;							    
						if (WAC_2)									    //process the input data, change the write address or not with 12bits cycle alternatively, under control of WAC_2
						  begin 
							 WA_2[4:1]<=Q_2[4:1];						    
							 WA_2[0]<=~Q_2[0];
						  end
						else
						     WA_2<=Q_2;   								    
					end
				  else 
					begin
						WEN_2<=1'b0;
						DIN_2<=1'b0; 
					end

				  if (Q_2==11 || Q_2==23)						  //finish write, begin to read
					begin										    
						WAC_2<=~WAC_2;
						REN_2<=1'b1;
					end

				  if (RA_2==23 && !DINT_RDY_1)                             
					REN_2<=1'b0;								    
			  end										    
	  endcase										   

	  if (REN_2)                                               
		DINT_DV<=1'b1;
	  else
		DINT_DV<=1'b0;
	  if (DINT_DV)									     //data output
		begin										   
			DINT_DOUT<=DOUT_2;						        	    
			DINT_RDY<=1'b1;    							    
		end 										    
	  else
		begin
			DINT_DOUT<=1'b0;
			DINT_RDY<=1'b0;
		end
  end

endmodule

tb:

`timescale 1ns/1ns
module DATA_interleaver_tb();
    reg DINT_DIN;
    reg DINT_ND;
    reg [8:0] INDEX_IN;
    reg [1:0] MODE_CON;
    reg DINT_RST;
    reg DINT_CLK;
    wire DINT_DOUT;
    wire DINT_RDY;
    
    DATA_interleaver DATA_interleaver_inst(
    .DINT_DIN(DINT_DIN),
    .DINT_ND(DINT_ND),
    .INDEX_IN(INDEX_IN),
    .DINT_RST(DINT_RST),
    .DINT_CLK(DINT_CLK),
    .MODE_CON(MODE_CON),
    .DINT_DOUT(DINT_DOUT),
    .DINT_RDY(DINT_RDY)
    );
	
	integer i=0;
	integer j=0;
    initial begin
		DINT_RST=0;
		DINT_CLK=0;
		MODE_CON = 2'b00;
		INDEX_IN = 9'b000000000;
		DINT_ND = 0;
		DINT_DIN = 0;
		#20.1
		DINT_RST = 1;
		MODE_CON = 2'b10;
		DINT_ND = 1;
		#5
		for (i=0;j<2;j=j+1)
		    #1000
		    begin
				for (i=0;i<384;i=i+1)
					begin
						#5
						DINT_DIN = {$random} % 2;
						INDEX_IN = i + 9'd1;
						DINT_ND = 1;
					end
				DINT_ND = 0;
		    end
		
		#1000000
		$stop;
    end

    always #5 DINT_CLK =  ~DINT_CLK;
 


endmodule

 

 

第一级交织：交织公式的地址读入，顺序读出

第二级交织：每24个数据为一组，12个数据顺序不变，后12个数据每相邻两个交换位置

注意：采样时钟是否能采到相应的值，笔者进行测试的时候，采样时钟，未能采到191，后改正。

 

 

 

 

 

 

 

 

 

 

【通信仿真】基于matlab信道编码和交织【含Matlab源码 1685期】
订阅付费专栏Matlab（奶茶价版），可赠送奶茶价版付费专栏指定代码1份；
01-23 1465
信道编码和交织 完整的代码，方可运行；可提供运行操作视频！适合小白！
OFDM之卷积交织
yundanfengqing_nuc的专栏
07-16 8607
交织是为了在时域或频域或者同时在时域、频域上分布传输的信息比特，使信道的突发错误在时间上得以扩散，从而使得译码器可以将他们当作随机错误处理。交织器在几个分组长度或几个约束长度范围内对码元进行混选，这个范围由突发持续时间决定的。通信系统的交织模式取决于信道特性。如果系统在一个纯粹的AWGN环境下运行，即准平稳信道，那么在一个数据包的持续时间上基本没有什么变化，就不需要交织。因为这时，通过重新分配的方
卷积交织法和矩阵交织法的比较
m0_73019469的博客
09-13 480
卷积交织法和矩阵交织法各有优缺点，选择哪种交织方法取决于具体的应用场景和需求。在实际应用中，可以根据系统的性能要求、延迟限制、存储容量以及实现复杂度等因素进行综合考虑，选择最适合的交织方法。
通信交织技术
最新发布
luoye_369的博客
09-14 1101
接着，将这 456 比特按照（57×8）交织矩阵分成 8 组，每组 57 比特，成为经矩阵交织后的离散编码比特分布。GSM 系统将相邻的两个语音块再次进行交织，每一个 20 毫秒的语音已变为 8 组 57 比特数据，前一个 20 毫秒的第 5、6、7、8 组分别与后一个 20 毫秒的第 1、2、3、4 组相结合，共同构成一个时隙（TS）的语音数据。而采用交织技术后，即便每个消息分组的第 2 比特丢失，借助信道编码，全部消息分组中的消息仍可恢复。一般而言，n 值越大，传输性能越好（n 为交织深度）。
卷积交织/解交织C++程序
weixin_30429201的博客
10-13 1080
交织基数为M,交织深度为I的卷积交织/解交织程序，延时为I*(I-1)*M. 1 #include <iostream> 2 #include <vector> 3 #include <list> 4 #include <cstdint> 5 6 using namespace std; 7 8...
卷积交织的理解
09-01 6699
DVB-C标准中的MPEG-2帧结构如图1所示，一帧共204byte，第一字节为同步字节或按位取反的同步字节，紧接着的187byte为信息，最后16冗余字节是在RS编码后生成的，用来纠错卷积交织和解交织如图2所示，由一行行的先进先出移位寄存器（FIFO）构成，在DVB-C标准中，交织深度I=12，单元深度M=17，图中，以交织器为例，交织深度为FIFO的行数，第0行没有FIFO单元，用
卷积交织器原理及FPGA实现.pdf
07-13
卷积交织器原理及FPGA实现.pdf
前向纠错编码FEC方案中的卷积交织的FPGA实现
04-02
介绍了信道编码中所采用的前向纠错编码（FEC）方案中的重要技术——卷积交织器和解交织器的原理，并在 此基础上提出了基于FPGA的卷积交织器的设计方案。文中对卷积交织器设计的关键部分，即读写地址的产生方法进行了详细 分析，给出了一种新的地址计算方法，并通过对FPGA内部EAB资源的双口RAM的存储单元的读写操作的合理控制，实现了卷积 交织。该设计具有实现简单、占硬件资源少等优点。
用块RAM实现卷积交织解交织
11-14
用块RAM实现卷积交织解交织,fpga的实现有很大指导意义
七年级数学下册第4章相交线与平行线4.5垂线第1课时课件新版湘教版20200515173
09-09
本课主要探讨的是七年级数学下册第四章中的一个关键主题——4.5垂线，这是对相交线深入理解的一个重要部分。在2020年的新版湘教版教材中，这个知识点被精心设计，旨在帮助学生更直观地理解和掌握垂线的性质及其应用...
交互学习的多监督交织显著目标检测方法的研究
8150一种交互学习的多监督交织显著目标检测方法吴润民1，冯梦阳1，关文龙1，王东1，胡川路1，丁二瑞21大连理工大学，2百度公司计算机视觉技术部（VIS）josephinerabbit@mail.dlut.edu.cn，mengyangfeng@mail.dlut....
IEEE 802.11a物理层链路中的删余及交织技术研究 (2012年)
05-08
搭建了基于正交频分复用（OFDM）的IEEE802.1la的物理层链路平台，并针对链路平台中编译码模块，分别对其中的删余及交织环节进行了改进。基于特比译维码原理提出了一种改进的删余方法，并在其他物理层参数固定前提下，针对不同Eu／N。进行理论分析与链路性能仿真；基于改进的卷积编码器提出了一种改进的矩阵交织器结构。仿真结果表明，提出的删余方法比IEEE802.1la标准中的相应方法在系统误码率性能方面大约有3dB的提高；改进的矩阵交织结构在Eb／N。大于5dB时，误码率有1-2dB的改善。
卷积交织技术原理及其FPGA实现.pdf
07-13
卷积交织技术原理及其FPGA实现.pdf
DVB-S卷积交织器verilog工程代码
12-15
该压缩包包括：基于Xilinx公司的Vivado 2016.4开发软件设计的DVB-S卷积交织器工程代码，包含FPGA工程及运行仿真；该代码设计巧妙，占用资源相对较少，在相应的更高版本的软件都可运行代码，该压缩包供所需的朋友借鉴和参考。
DVB系统中交织器和解交织器设计的FPGA实现
04-02
在现代数字通信系统中, 对数据误码率的要求越来越高, 通常一般的纠错码的纠错能力有限并且当发生连续 长度比较大的错误时很难纠错, 所以现代数字通信系统中采用交织与解交织的技术来减少数据错误的发生, 基于欧洲 标准的DVB 数字电视通信系统中, 都采用了这种交织与解交织技术。本文通过研究交织与解交织的原理, 用FPGA 来实现卷积交织, 并且通过Mo delsim 工具进行功能仿真, 利用Synplify 综合工具进行综合, ISE 实现布局布线验证实 现效果。
通信中的交织编码及其MATLAB仿真
05-08
描述了：卷积妈在通信系统中对抗突发错误信道的作用，
深入探究音视频开源库WebRTC中NetEQ音频抗网络延时与抗丢包的实现机制
热门推荐
dvlinker的技术专栏
04-24 1万+
深入探究音视频开源库WebRTC中NetEQ音频抗网络延时与抗丢包的实现机制
经典热门网络小说整理推荐！可直接下载！免费提供图文介绍及电子书下载链接！持续更新中...
欧特GO
07-18 1968
经典热门网络小说整理推荐！可直接下载！免费提供图文介绍及电子书下载链接！持续更新中...
c语言卷积交织,卷积编码码率是什么？怎么计算
weixin_39869197的博客
05-20 1445
本文主要是关于卷积编码的相关介绍，并着重对卷积编码的码率进行了详细的阐述。卷积码卷积码是一种差错控制编码，由P.Elias于1955年发明。因为数据与二进制多项式滑动相关故称卷积码。卷积码在通信系统中应用广泛，如IS-95，TD-SCDMA，WCDMA，IEEE 802.11及卫星等系统中均使用了卷积码。卷积码使用(n，k，L)表示，码率为R。n为输出码字；k为输入的比特信息；L为约束长度，也称为...
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值