深刻理解电源完整性PI，图文并茂，浅显易懂

1 电源完整性

• 对于负载芯片来说，实际有电流需求的节点位于封装内部Die上，所有完整的PDN系统既包含了PCB上的部分，又包含芯片封装上的部分。
• PDN系统主要由以下几部分组成：
  • VRM（电源芯片或电源模块）
  • PCB上的电容
  • PCB上的电源和地平面
  • 芯片封装内的电容
  • 封装内的电源和地网络
  • Die上的电容

PDN系统

• 对于整个PDN系统来说，每一个部分都会对最终的性能产生影响。对于PCB板级设计来说，尽管可能得不到芯片内部PDN系统详细信息，但是并不意味着它不起作用，如何将PCB和芯片内部的PDN系统进行联合设计也是目前的难点之一。

1.1 电源分配系统（Power Distribution Network，PDN）

• 与低速时代相比，现代电路对PDN系统要求更加苛刻，PDN系统的设计越来越来困难。

  • 一方面：芯片的开关速度不断提高，高频瞬态电流的需求越来越大；
  • 另一方面：芯片的功能不断增加，性能越来越强大，芯片的功耗也随之增加。

• 在很大的高频瞬态电流需求的情况下满足PDN系统的噪声要求，为设计提出了很大挑战。PDN系统的作用主要包含两个方面：

  • 1）为负载提供干净的供电电压
  • 2）为信号提供低噪声的参考路径（返回路径）

1.2 为什么要重视电源的噪声

• 随着超大规模集成电路工艺的发展，芯片工作电压越来越低，而工作速度越来越快，功耗越来越大，单板的密度也越来越高，因此对电源供应系统在整个工作频带内的稳定性提出了更高的要求。电源完整性设计的水平直接影响着系统的性能，如整机可靠性，信噪比与误码率，及EMI/EMC等重要指标。板级电源通道阻抗过高和同步开关噪声SSN过大会带来严重的电源完整性问题，这些会给器件及系统工作稳定性带来致命的影响。PI设计就是通过合理的平面电容、分立电容、平面分割应用确保板级电源通道阻抗满足要求，确保板级电源质量符合器件及产品要求，确保信号质量及器件、产品稳定工作。

• 芯片内部有成千上万个晶体管，这些晶体管组成内部的门电路、组合逻辑、寄存器、计数器、延迟线、状态机、以及其他逻辑功能。随着芯片的集成度越来越高，内部晶体管数量越来越大。芯片的外部引脚数量有限，为每一个晶体管提供单独的供电引脚是不现实的。芯片的外部电源引脚提供给内部晶体管一个公共的供电节点，因此内部晶体管状态的转换必然引起电源噪声在芯片内部的传递。

• 对内部各个晶体管的操作通常由内核时钟或片内外设时钟同步，但是由于内部延时的差别，各个晶体管的状态转换不可能是严格同步的，当某些晶体管已经完成了状态转换，另一些晶体管可能仍处于转换过程中。芯片内部处于高电平的门电路会把电源噪声传递到其他门电路的输入部分。如果接受电源噪声的门电路此时处于电平转换的不定态区域，那么电源噪声可能会被放大，并在门电路的输出端产生矩形脉冲干扰，进而引起电路的逻辑错误。芯片外部电源引脚处的噪声通过内部门电路的传播，还可能会触发内部寄存器产生状态转换。

• 除了对芯片本身工作状态产生影响外，电源噪声还会对其他部分产生影响。比如电源噪声会影响晶振、锁相环（PLL、DLL）的抖动特性，AD转换电路的转换精度等。

1.3 电源的输出误差及噪声误差

• 绝大多数芯片都会给出一个正常工作的电压范围，这个值通常是±5%。例如：对于3.3V电压，为满足芯片正常工作，供电电压在3.13V到3.47V之间，或3.3V±165mV。

• 对于1.2V电压，为满足芯片正常工作，供电电压在1.14V到1.26V之间，或1.2V±60mV。这些限制可以在芯片datasheet中查到。这些限制要考虑两个部分，第一是稳压芯片的直流输出误差，第二是电源噪声的峰值幅度。

1.4 PDN系统的噪声来源

• 稳压电源芯片本身的输出并不是恒定的，会有一定的纹波。一旦选好了稳压电源芯片，对这部分的噪声我们只能接受，无法控制。LDO具有较好的输出纹波特性，电源本身输出噪声低，供电稳定，但是输出功率不大，转换效率低；DCDC输出电流大，转换效率高，但是输出纹波较大。

• 稳压电源无法实时响应负载对于电流需求的快速变化。当负载电流变化频率超过这一范围时，稳压电源无法及时提供足够电流，电压输出会出现跌落，从而产生电源噪声（增加去耦电容）。

• 负载瞬态电流在电源路径和地路径上产生压降。瞬间电流供电路径必然产生压降，因此负载的电压会随着瞬态电流的变化而波动，这就是阻抗产生电源噪声。

• 信号通过过孔换层也会引起电源噪声。

1.5 解决电源噪声-电容去耦

• 采用电容去耦是解决电源噪声问题的主要方法。这种方法对提高瞬态电流的响应速度，降低电源分配系统的阻抗都非常有效。
• 去耦电容设计中，总电容量并不是主要考虑因素，甚至可以说去耦网络性能好坏和总电容量基本没什么关系。去耦电容设计关键是要做好电容种类和数量的搭配，而不是提高总的电容量。盲目的增加总电容量，电路板上电的瞬间会有很大的电流。可能导致系统不稳定。

1.5.1 电容去耦的两种解释

1. 从储能的角度来解释

储能等效电路

• 当负载电流保持不变，稳态情况下，负载芯片处的电压是恒定的，因此电容两端的电压也是恒定，与负载两端电压一致，流过电容的电流I_C为0，负载电流由电源模块提供，即图中I₀。此时电容两端存在电压，因此电容上存储了相当数量的电荷，其电荷数量和电容量有关（Q=U*C）。

• 当负载发生瞬间变化时，由于负载芯片内部晶体管电平转换速度极快，必须在极短的时间内为负载芯片提供足够多的电流。但是稳压电源无法很快相应负载电流的变化，电流I₀不会马上变化，因此负载芯片感受到的电压会降低。

• 去耦电容也同时感受到电压的变化，对于电容来说电压变化必然产生电流，此时电容对负载放电，电流I_C不再为0，为负载提供电流。根据电容上电压和电流的关系：
  $$I=C\frac{dV}{dt}$$

  • 理想情况下，只要电容量C足够大，放电并为负载提供瞬态电流只会引起电容两端很小的电压变化，这样就保证负载芯片的电压变化在容许的范围之内。
  • 储能电容的存在使负载小号的能量得到快速补充，因此保证了负载两端电压不至于有太大变化，此时电容充当局部电源的角色。

2. 从阻抗的角度来理解

• 去掉负载芯片，仅观察供电系统本身，从AB两点向左看进去，稳压电源以及去耦电容组合在一起，可以看成是一个复合的电源系统。对这个复合电源系统的要求是：不论AB两点间负载的瞬间电流如何变化，都能保证AB两点间的电压保持稳定，即AB两点间电压变化很小。

• 其等效电源模型公式：
  $$\Delta V=Z\cdot \Delta I$$

• 最终目的：不论AB两点间负载电流如何变化，都要保持AB两点间电压变化范围很小，这就要求电源系统的阻抗Z很小。

1.6 时域电源噪声波动现象

• 负载端观察到最大噪声幅度包括两个部分
  • IR Drop
  • AC Noise
    

1.7 频域电源噪声分析

• 好的电源供电：电源的输入阻抗较小

• 差的电源供电：电源的输入阻抗有明显的谐振！
  

  去耦电容对电源输入阻抗的影响

1.8 特征阻抗法

$$Z_{target}=\frac{V_{CC}\times Ripple}{\Delta I_{max}}=\frac{\Delta V_{CC}}{\Delta I_{max}}$$

阻抗对电压波动的影响

• Ripple为允许的电压波动，典型值通常为5%或3%，Delta I_max为负载最大瞬间电流变化量。
  

  OptimizePI PDN仿真实例结果

  2 Altium Designer PDN仿真实战

  利用Altium Designer自带PDN Analyzer对电源平面进行PDN实例仿真分析，超经典！