数字信号处理FPGA实现
文章平均质量分 93
数字信号处理FPGA实现
Vuko-wxh
道阻且长 行则将至。
展开
-
数字信号处理-11-FPGA FFT IP应用实例
本文根据FFT相关原理进行设计构建工程,仿造前文的工程构建的混频功能的工程,设计工程显示该混频信号的功率谱,然后进行仿真分析。原创 2022-11-28 13:35:30 · 5514 阅读 · 11 评论 -
数字信号处理-10-并行FIR滤波器MATLAB与FPGA实现
本文介绍了设计滤波器的FPGA实现步骤,并结合杜勇老师的书籍中的并行FIR滤波器部分进行一步步实现硬件设计,对书中的架构做了复现以及解读,并进行了仿真验证。原创 2022-11-26 14:07:43 · 3290 阅读 · 5 评论 -
数字信号处理-09-串行FIR滤波器MATLAB与FPGA实现
本文介绍了设计滤波器的FPGA实现步骤,并结合杜勇老师的书籍中的串行FIR滤波器部分进行一步步实现硬件设计,对书中的架构做了简单的优化,并进行了仿真验证。原创 2022-11-24 12:53:24 · 2192 阅读 · 0 评论 -
数字信号处理-08-FIR IP应用实例
FIR滤波器广泛应用于数字信号处理中,主要功能就是将不感兴趣的信号滤除,留下有用信号。FIR滤波器是全零点结构,系统永远稳定;并且具有线性相位的特征,在有效频率范围内所有信号相位上不失真。相比IIR滤波器,FIR滤波器更容易用数字域进行实现。在数字滤波的应用中, 绝大部分接触的都是使用 FIR Filter,其相对于 IIR Filter 要简单的多。FIR Filter 的核心思想就是卷积运算,然后了解一下卷积的时域卷积定理,就可以想象出 FIR 滤波器的原理。...原创 2022-08-10 22:30:35 · 1377 阅读 · 0 评论 -
数字信号处理-07-DDS IP应用实例
本文根据DDS的相关手册构建仿真工程,包括单通道工程、多通道工程、使用DDS进行混频操作。原创 2022-06-11 14:23:37 · 1630 阅读 · 2 评论 -
数字信号处理-06-FPGA常用运算模块-DDS信号发生器
简介数字合成器 (DDS) 编译器内核通过 AXI4-Stream 兼容接口实现了高性能、优化的相位生成和相位到正弦曲线电路。IP源可用于许多应用的正弦波形。 DDS 由相位发生器和 SIN/COS 查找表(相位到正弦波转换)组成。 这些部件可单独使用或使用此内核组合使用。概述直接数字合成器(DDS)或数控振荡器(NCO)是许多数字通信系统中的重要部件。正交合成器用于构造数字下变频器和上变频器、解调器以及实现各种类型的调制方案,包括PSK(相移键控)、FSK(频移键控)和MSK(最小移位键控)。数字原创 2022-03-30 15:18:50 · 8585 阅读 · 0 评论 -
数字信号处理-05- FPGA常用运算模块-复数乘法器
写在前面本文是本系列的第五篇,本文主要介绍FPGA常用运算模块-复数乘法器,xilinx提供了相关的IP以便于用户进行开发使用。复数乘法器复数乘法器IP基于用户指定的选项实现了符合 AXI4-Stream 的高性能、优化的复数乘法器。两个被乘数输入和可选的舍入位在独立的 AXI4-Stream 通道上作为从接口输入,结果乘积在 AXI4-Stream 主接口上输出。在每个通道内,操作数和结果以带符号的二进制补码格式表示。 操作数宽度和结果宽度是可参数化的。特点复数乘法器在许多 DSP 应用中很常见原创 2021-09-25 11:44:37 · 6486 阅读 · 2 评论 -
数字信号处理-04- FPGA常用运算模块-除法器
写在前面本文是本系列的第四篇,本文主要介绍FPGA常用运算模块-除法器,xilinx提供了相关的IP以便于用户进行开发使用。除法器除法器生成器IP 创建了一个基于基数 2 非恢复除法或具有预分频的高基数除法的整数除法电路。 Radix-2 算法利用 FPGA 逻辑来实现一系列吞吐量选项,包括单周期,而高基数算法在较低吞吐量下利用 DSP 切片,但通过重用来减少资源。该IP符合 AXI4-Stream 的接口。操作数最大为 64 位宽的整数除法。提供Radix-2、LUTMult 和High Rad原创 2021-08-24 13:18:56 · 6936 阅读 · 1 评论 -
数字信号处理-03- FPGA常用运算模块-乘加器
写在前面本文是本系列的第三篇,本文主要介绍FPGA常用运算模块-乘加器,xilinx提供了相关的IP以便于用户进行开发使用。乘加器乘加器核提供使用DSP片的乘加实现。它执行两个操作数的乘法,并将全精度乘积加(或减)到第三个操作数,执行P = C +/- A * B的操作。乘加器模块对有符号或无符号数据进行操作。该模块可以流水线化。支持二补符号和无符号操作。支持从1到52位无符号或2到53位有符号的乘数输入和从1到105位无符号或2到106位有符号的加减操作数输入。可选时钟启用和同步清除。乘加器IP在原创 2021-08-18 12:45:16 · 3484 阅读 · 0 评论 -
数字信号处理-02- FPGA常用运算模块-加减法器和乘法器
写在前面本文是本系列的第二篇,本文主要介绍FPGA常用运算模块-加减法器和乘法器,xilinx提供了相关的IP以便于用户进行开发使用。加减法器模块在xilinx中,有一个IP模块提供加减法运算的功能,概述加法器/减法器IP 提供 LUT 和单个 DSP slice 实现加减法实现。加法器/减法器模块可以创建加法器(A+B)、减法器(A–B) 和可动态配置的加法器/减法器,用于操作有符号或无符号数据。该功能可以在一个单个 DSP slice 或 LUT(但目前不是两者的混合)。该模块可以流水线化。原创 2021-08-16 13:46:29 · 5927 阅读 · 0 评论 -
数字信号处理-01- 数字信号处理基础知识
写在前面本文是本系列的第一篇,参考杜勇老师的数字滤波器MATLAB和Verilog实现以及一些网文博客,更新顺序参考杜勇老师的书籍目录。本文主要介绍关于数字信号的一些基础知识。定点数数字既包括整数,又包括小数,而小数的精度范围要比整数大得多,所以如果我们想在计算机中,既能表示整数,也能表示小数,关键就在于这个小数点如何表示。于是人们想出一种方法,即约定计算机中小数点的位置,且这个位置固定不变,小数点前、后的数字,分别用二进制表示,然后组合起来就可以把这个数字在计算机中存储起来,这种表示方式叫做「定点」原创 2021-08-16 13:37:44 · 4560 阅读 · 1 评论