异步FIFO

已于 2023-10-26 11:23:59 修改
阅读量5k 收藏 38
点赞数 13
分类专栏： 数字ic 文章标签： Verilog 数字ic
于 2022-06-21 15:13:40 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_41788560/article/details/125376971
版权

参考

芯动力——硬件加速设计方法（3.2、3.3、3.4）

异步FIFO电路结构

双端口SRAM：

        用来存储上游节点写入的数据wdata,下游节点用rdata将其读出。

        SRAM的读写地址采用了每次只递增1的机制,保证了写入和读出按顺序进行，写和读到最高地址后，重新返回零地址。

满信号生成电路

        在上游节点和SRAM之间有一个满信号生成电路。

        这个电路通过判断写时钟域下，写指针和读指针的关系，然后实时生成满信号wfull，以通知上游节点停止写操作。

空信号生成电路

        在下游节点和SRAM之间有一个空信号生成电路，

        这个电路通过判断读时钟域下，写指针和读指针的关系，然后实时生成空信号rempty，以通知下游节点停止读操作。

注意：

        将读指针传递到写时钟域才能产生满信号，将写指针传递到读时钟域才能产生空信号，因此，这里就涉及到如何处理信号传输的亚稳态问题。

        使用同步器把信号传递到对面的时钟域进行同步处理，可以采用同步器（由2~3级FF组成)对单bit的信号进行同步操作。

FIFO空满状态的判断： 

判断读指针rptr和写指针wptr的关系（格雷码）：

读指针和写指针在地址位中添加一个额外的位(extra bit)。

 “空”状态的判断：

         读指针和写指针二者完全相等(包括MSB)

读指针：rptr[n-1] 
写指针：wptr[n-1] 
empty=(rptr == wptr)

“满”的判断：

  • wptr和同步过来的rptr的MSB不相等， 因为wptr必须比rptr多折回一次
  • wptr与rptr的次高位不相等（如上图位置 7和位置15，转化为二进制对应的是 0111和1111，MSB不同说明多折回一 次， 111相同代表同一位置。）
  • 剩下的其余位完全相等
读指针：rptr[n-1] 
写指针：wptr[n-1] 

full= (rptr[n-1] != wptr[n-1] )&&(rptr[n-2:0] == wptr[n-2:0])

二进制码和格雷码的转换：

二进制码转化为格雷码：

        从最右边第一位开始，依次将每一位与左邻 一位异或(XOR)，作为对应格雷码该位的值，最左边一位不变。

转换公式：

二进制码：B[n-1:0]
格雷码：  G[n-1:0]

//二进制转换成格雷码
G[n-1] = B[n-1]
G[i] =   B[i+1]^B[i]  //i=0、1、2、、、n-2
//格雷码的第i位的值等于二进制第i位和i+1位的异或

例子：

在这里插入图片描述

 格雷码转化为二进制码：

        从左边第二位起，将每位与左边一位解码后的 值异或(XOR)，作为该位解码后的值（最左边一位依然不变）。

转换公式：

二进制码：B[n-1:0]
格雷码：  G[n-1:0]

//格雷码转换成二进制
G[n-1] = B[n-1]
B[i] =   G[i]^B[i+1] //i=0、1、2、、n-2

例子： 

 注意“虚空”、“虚满”

        假设，读指针rptr地址为3，在写时钟控制下，同步两个时钟进入写时钟域，即信号rptr_sync_2。

        这时，在写时钟域下，刚好满足“满”的条件，生成满信号。

        但是，此时rptr的值已经更新为5。

        即在FIFO认为自己已经满的时候，读地址，又从里面读走了两个数据。实际FIFO并没有真正的满，只是接近满“虚满”。

结论：

  •  对于full信号的生成机制，同步后的读地址一定是小于或者等于当前的 读地址，所以此时判断FIFO为满不一定是真满，这样更保守；
  • Empty信号的机制同样成立， “空”时，不一定是真“空”

总结：

        异步FIFO通过比较读写地址进行满空判断，但是读写地址属于不同的时钟域，所以在比较之前需要先将读写地址进行同步处理，此机制保证 了FIFO在空满极限情况下，依然留有余量，存在一定的冗余空间。

        这种方法使得FIFO不会发生写满溢出、读空多读的情况。

 异步FIFO的Verilog代码描述

空满标志生成 

 以写地址同步到读时钟域为例，示意图：

 二进制码地址生成格雷码地址

//write interface pointer
//生成写地址指针
 always@(posedge wr_clk or negedge wr_rst_n_i )
   if(!wr_rst_n_i)
       wr_ptr<= {ADDR_WIDTH+1}{1'b0};
   else if(wr_en_i && !full_o)
   		 wr_ptr <=wr_ptr +1'b1;
   else 
   		 wr_ptr <=wr_ptr;

//##############二进制码->格雷码###############
//#######格雷码写地址
  assign gray_wr_ptr = (wr_ptr>>1)^wr_ptr ;
   always@(*)begin
     gray_wr_ptr_next= gray_wr_ptr;
   end


//--------------------------------------------------------------------------------
//read interface pointer
//生成读地址指针
	always@(posedge rd_clk or negedge rd_rst_n_i )
   if(!rd_rst_n_i)
       rd_ptr <= {ADDR_WIDTH+1}{1'b0};
   else if(rd_en_i && !empty_o)
   		 rd_ptr <=rd_ptr +1'b1;
   else 
   		 rd_ptr <=rd_ptr;
//##############二进制码->格雷码###############
//#######格雷码读地址
 assign gray_rd_ptr = (rd_ptr>>1)^rd_ptr ;
 always@(*)begin
     gray_rd_ptr_next= gray_rd_ptr;
   end

格雷码地址同步到对方地址 

//格雷码写地址同步两级  传递到读时钟域
  always@(posedge rd_clk or negedge rd_rst_n)
  begin
     if(! rd_rst_n)
  				begin
  					gray_wr2rd_ptr_1 <= {ADDR_WIDTH+1}{1'b0};
  					gray_wr2rd_ptr_2 <= {ADDR_WIDTH+1}{1'b0};
  				end
 		 else 
 				  begin
  					  gray_wr2rd_ptr_1 <= gray_wr_ptr_next;
     					gray_wr2rd_ptr_2 <= gray_wr2rd_ptr_1;
 				  end
  end

//格雷码读地址同步两级  传递到写时钟域
  always@(posedge wr_clk or negedge wr_rst_n)
  begin
  	if(!wr_rst_n)
  				begin
  					gray_rd2wr_ptr_1 <= {ADDR_WIDTH+1}{1'b0};
  					gray_rd2wr_ptr_2 <= {ADDR_WIDTH+1}{1'b0};
  				end
 		 else 
 				  begin
  					  gray_rd2wr_ptr_1 <= gray_rd_ptr_next;
					    gray_rd2wr_ptr_2 <=  gray_rd2wr_ptr_1;
 				  end
  end

生成空满标志

//#####空满标志产生
//满标志
  assign full_comb =( {~gray_rd2wr_ptr_2[ADDR_WIDTH],gray_rd2wr_ptr_2[ADDR_WIDTH-1:0]}== gray_wr_ptr );
  always@(posedge wr_clk or negedge wr_rst_n)
	  begin
	  	if(!wr_rst_n)
	  		full_o <=1'b0;
	  	else
	  	  full_o <= full_comb;
    end
  
//空标志
  assign empty_comb= (gray_wr2rd_ptr_2==gray_rd_ptr );
  always@(posedge rd_clk or negedge rd_rst_n)
	  begin
	  	if(!rd_rst_n)
	  		 empty_o <=1'b0;
	  	else
	  	   empty_o <= empty_comb;
    end

读写数据

读数据

//read data
 	always@(posedge rd_clk or negedge rd_rst_n_i)
  	if(!rd_rst_n_i)
  	  begin
  		  	rd_data_o<= 0;
  		end		
  	esle if(rd_en_i && !empty_comb)//读使能，且存储单元没空
			rd_data_o <= RAM[rd_ptr];

写数据

//write data
interger i;
 always@(posedge wr_clk or negedge wr_rst_n_i )
   if(!wr_rst_n_i)
  	  begin
  		  for(i=0;i<FIFO_DEPTH;i=i+1)begin
  		  	RAM[i] <= 0;
  		  end	
  		end		
  	esle if(wr_en_i && !full_comb)
			RAM[wr_ptr] <= wr_data_i;

完整代码

module async_fifo
#(parameter DATA_WIDTH=32, parameter ADDR_WIDTH=3) 
(
//write interface
  input wire wr_clk,
  input wire wr_rst_n_i,
  input wire wr_en_i,
  input wire [DATA_WIDTH-1:0] wr_data_i,
//read interface
  input  wire rd_clk,
  input  wire rd_rst_n_i,
	input  wire rd_en_i,
  output reg [DATA_WIDTH-1:0] wr_data_o,
//flags
  output full_o,
  output empty_o
);

 wire FIFO_DEPTH = 1<< ADDR_WIDTH;//2^3=8
 
// RAM definition
 reg [DATA_WIDTH-1:0] RAM [0:FIFO_DEPTH-1];
 //fifo width ：DATA_WIDTH 32bit； fifo depth：FIFO_DEPTH 8
 
 //读写指针
 reg [ADDR_WIDTH:0] wr_ptr;     //写指针
 reg [ADDR_WIDTH:0] rd_ptr;    //读指针

 
 //写指针   二进制->格雷码
 //格雷码写地址
 reg [ADDR_WIDTH:0]  gray_wr_ptr; //格雷码写地址
 reg [ADDR_WIDTH:0]  gray_wr_ptr_next;//格雷码写地址同步1拍

// 格雷码写地址同步到读时钟
 reg [ADDR_WIDTH:0]  gray_wr2rd_ptr_1; //格雷码写地址同步到读时钟同步1拍
 reg [ADDR_WIDTH:0]  gray_wr2rd_ptr_2; //格雷码写地址同步到读时钟同步2拍

 
 //读地址  二进制->格雷码
 //格雷码读地址
 reg [ADDR_WIDTH:0]  gray_rd_ptr; //格雷码读地址
 reg [ADDR_WIDTH:0]  gray_rd_ptr_next; //格雷码读地址同步1拍
 
 //格雷码读地址同步到写时钟
 reg [ADDR_WIDTH:0]  gray_rd2wr_ptr_1;//格雷码读地址同步到写时钟同步1拍
 reg [ADDR_WIDTH:0]  gray_rd2wr_ptr_2;//格雷码读地址同步到写时钟同步2拍

//组合逻辑空满标志
  wire full_comb;
	wire empty_comb;

//########读写地址指针产生####################
//write interface pointer
 always@(posedge wr_clk or negedge wr_rst_n_i )
   if(!wr_rst_n_i)
       wr_ptr<= {ADDR_WIDTH+1}{1'b0};
   else if(wr_en_i && !full_o)
   		 wr_ptr <=wr_ptr +1'b1;
   else 
   		 wr_ptr <=wr_ptr;
//read interface pointer
	always@(posedge rd_clk or negedge rd_rst_n_i )
   if(!rd_rst_n_i)
       rd_ptr <= {ADDR_WIDTH+1}{1'b0};
   else if(rd_en_i && !empty_o)
   		 rd_ptr <=rd_ptr +1'b1;
   else 
   		 rd_ptr <=rd_ptr;

//##############二进制码->格雷码###############
//#######格雷码写地址
  assign gray_wr_ptr = (wr_ptr>>1)^wr_ptr ;
   always@(*)begin
     gray_wr_ptr_next= gray_wr_ptr;
   end

//格雷码写地址同步两级  传递到读时钟域
  always@(posedge rd_clk or negedge rd_rst_n)
  begin
     if(! rd_rst_n)
  				begin
  					gray_wr2rd_ptr_1 <= {ADDR_WIDTH+1}{1'b0};
  					gray_wr2rd_ptr_2 <= {ADDR_WIDTH+1}{1'b0};
  				end
 		 else 
 				  begin
  					  gray_wr2rd_ptr_1 <= gray_wr_ptr_next;
     					gray_wr2rd_ptr_2 <= gray_wr2rd_ptr_1;
 				  end
  end
  
//#######格雷码读地址
 //#######格雷码读地址
 assign gray_rd_ptr = (rd_ptr>>1)^rd_ptr ;
 always@(*)begin
     gray_rd_ptr_next= gray_rd_ptr;
   end
//格雷码读地址同步两级  传递到写时钟域
  always@(posedge wr_clk or negedge wr_rst_n)
  begin
  	if(!wr_rst_n)
  				begin
  					gray_rd2wr_ptr_1 <= {ADDR_WIDTH+1}{1'b0};
  					gray_rd2wr_ptr_2 <= {ADDR_WIDTH+1}{1'b0};
  				end
 		 else 
 				  begin
  					  gray_rd2wr_ptr_1 <= gray_rd_ptr_next;
					    gray_rd2wr_ptr_2 <=  gray_rd2wr_ptr_1;
 				  end
  end
  
//#####空满标志产生
//满标志
  assign full_comb =( {~gray_rd2wr_ptr_2[ADDR_WIDTH],gray_rd2wr_ptr_2[ADDR_WIDTH-1:0]}== gray_wr_ptr );
  always@(posedge wr_clk or negedge wr_rst_n)
	  begin
	  	if(!wr_rst_n)
	  		full_o <=1'b0;
	  	else
	  	  full_o <= full_comb;
    end
  
//空标志
  assign empty_comb= (gray_wr2rd_ptr_2==gray_rd_ptr );
  always@(posedge rd_clk or negedge rd_rst_n)
	  begin
	  	if(!rd_rst_n)
	  		 empty_o <=1'b0;
	  	else
	  	   empty_o <= empty_comb;
    end
    
    
  
//##########################################
//write data
interger i;
 always@(posedge wr_clk or negedge wr_rst_n_i )
   if(!wr_rst_n_i)
  	  begin
  		  for(i=0;i<FIFO_DEPTH;i=i+1)begin
  		  	RAM[i] <= 0;
  		  end	
  		end		
  	esle if(wr_en_i && !full_comb)
			RAM[wr_ptr] <= wr_data_i;
//read data
 	always@(posedge rd_clk or negedge rd_rst_n_i)
  	if(!rd_rst_n_i)
  	  begin
  		  	rd_data_o<= 0;
  		end		
  	esle if(rd_en_i && !empty_comb)//读使能，且存储单元没空
			rd_data_o <= RAM[rd_ptr];

endmodule

参考

芯动力——硬件加速设计方法（3.2、3.3、3.4）

异步FIFO编程练习

练习网站：

 牛客网-在线编程-Verilog练习

 里面还有其他人总结的各种题解，可以自己总结下思路。写完代码可以在线运行，检查自己的代码哪里有问题。

桐桐花
关注
专栏目录
异步FIFO结构
02-08
异步FIFO结构
异步FIFO设计
02-03
摘要：本文介绍如何应用美国QUICKLOGIC公司的QUICKRAM器件设计高速、高可靠异步FIFO（AsynchronousFIFO）。 关键词：异步FIFO 异步FIFO广泛地用于计算机网络工业中进行非同步数据传送，这里的非同步指按一种速率...
异步FIFO设计详解
yh13572438258的博客
12-10 7397
一、FIFO介绍 FIFO存储器概念介绍_的博客-CSDN博客 二、FIFO的“空”/“满”检测 FIFO设计的关键：产生可靠的FIFO读写指针和生成FIFO“空”/“满”状态标志。 当读写指针相等时，表明FIFO为空，这种情况发生在复位操作时，或者当读指针读出FIFO中最后一个字后，追赶上了写指针时，如下图所示： 当读写指针再次相等时，表明FIFO为满，这种情况发生在，当写指针转了一圈，折回来(wrapped around)又追上了读指针，如下图： 为了区分到底是满状态还是空.
【FIFO】异步 FIFO 设计
记录学习历程
06-05 5510
异步 FIFO 指一种 FIFO 设计，其中数据值从一个时钟域写入 FIFO 缓冲区，而数据值从另一个时钟域的同一 FIFO 缓冲区读取，其中两个时钟域彼此异步。异步 FIFO 用于将数据从一个时钟域安全地传递到另一个时钟域。本文讨论了一种 FIFO 设计风格以及在进行异步 FIFO 设计时必须考虑的重要细节。
面试——异步FIFO详解
热门推荐
weixin_44348260的博客
08-11 1万+
1、异步FIFO简介及其原理 FIFO是英文First In First Out 的缩写，是一种先进先出的数据缓存器，它与普通存储器的区别是没有外部读写地址线，这样使用起来非常简单，但缺点就是只能顺序写入数据。 异步FIFO 是指读写时钟不一致，读写时钟是互相独立的。 1.1 用途 用途1： 　　跨时钟域：异步FIFO读写分别采用相互异步的不同时钟。在现代集成电路芯片中，随着设计规模的不断扩大，一个系统中往往含有数个时钟，多时钟域带来的一个问题就是，如何设计异步时钟之间的接口电路。异步FIFO是这个问题的一
【小白入门】Verilog实现异步FIFO
cabinGGG的博客
06-14 1639
其次在写代码的时候，还需要了解格雷码，地址是按照0000-0001-0010-xxxx这种增长的，但是在地址变化的过程中，地址中的位数会存在”跳变“，如从0001-0010这两个相邻码的时候，有两位发生了变化，这样是不好的。①首先是在读的视角，如果如果读一行数据的时候，刚好也在往这一行数据里面写数据，那这个时候即可判断读空了，如果再继续向下读的话，里面就没有写进的数据，读出的数据也不是我们写进去的，就是无效的。所以写满判断的条件是：在写的时钟下，写完一圈对应的地址，等于同步过来的读地址。
verilog实现异步FIFO代码总结
weixin_39789553的博客
09-24 2737
verilog实现异步FIFO代码总结一、概述二、写FIFO控制模块三、读FIFO控制模块四、XILINX的simple dual port RAM模块五、顶层模块六、testbench七、仿真波形 一、概述 前面的文章总结了FIFO的基本原理和整体设计框图，下面将具体的verilog实现FIFO的代码总结如下。 参考之前的设计框图，主要分成了w_fifo_ctrl、r_fifo_ctrl和sig_dp_ram三个文件（模块）。 二、写FIFO控制模块 w_fifo_ctrl模块的verilog实现代码如
异步FIFO总结
weixin_30571465的博客
07-09 215
异步FIFO总结 异步FIFO的基本概念 异步FIFO读写分别采用相互异步的不同时钟，使用异步FIFO可以在两个不同时钟系统之间快速而方便地传输实时数据 FIFO的常见参数 FIFO的宽度：即FIFO一次读写操作的数据位； FIFO的深度：指的是FIFO可以存储多少个N位的数据（如果宽度为N）。 满标志：FIFO已满或将要满时由FIFO的状态电路送出的一个信号，以阻止FIFO的写操作继续...
数字IC验证+UVM验证+异步FIFO验证+笔试分享
06-12
思朗科技，2022提前批，数字IC验证，笔试题：异步FIFO的UVM环境搭建及验证。 给了一个异步FIFO的代码工程，要求自己搭建UVM验证环境去验证这个设计，结果包括覆盖率收集以及错误点等等。 适合2023届目标IC验证领域的...
异步FIFO设计的仿真和综合技术（重点理解）.pdf
04-15
异步FIFO设计的仿真和综合技术 异步FIFO是一种异步时钟域之间的数据传输机制，旨在确保数据的安全传输。异步FIFO的设计需要考虑多时钟域之间的同步问题，否则可能会出现数据传输错误。因此，本文将详细介绍异步FIFO...
数字IC验证+UVM验证+异步FIFO的UVM环境搭建及验证
09-26
2022提前批，数字IC验证，笔试题：异步FIFO的UVM环境搭建及验证。 给了一个异步FIFO的代码工程，要求自己搭建UVM验证环境去验证这个设计，结果包括覆盖率收集以及错误点等等。 适合2023届目标IC验证领域的小伙伴做一...
异步FIFO，Verilog源码
10-31
异步FIFO，Verilog源码实现异步FIFO，异步FIFO的原理,
【芯片前端】保持代码手感——异步FIFO全解析
moon9999的博客
04-07 2789
前言 关于FIFO和异步处理我已经写过很多东西了： 进阶之路——二进制与格雷码的相互转换模块设计 【异步FIFO的一些小事·0】异步FIFO同步化设计 【异步FIFO的一些小事·1】空满判断与格雷码 【异步FIFO的一些小事·2】异步FIFO中异步走线延时约束的一些思考 【异步FIFO的一些小事·3】异步FIFO中指针走线延时的一些思考 【异步电路碎碎念5】 —— 跨异步处理的几个注意事项 【芯片前端】保持代码手感——同步FIFO 这次因为保持代码手感的需要，重新写一次异步fifo。写的过
异步FIFO设计代码
kobetriumph的博客
07-01 2066
异步FIFO的RTL代码实现
异步fifo代码
weixin_46199958的博客
08-30 862
异步fifo代码
异步FIFO基础知识
qq_42135020的博客
03-12 364
异步fifo知识
异步FIFO的设计实现
qq_40113966的博客
06-15 314
异步fifo
FIFO的工作原理及其设计
Jackiezhang1993的博客
03-21 1万+
FIFO( First Input First Output)简单说就是指先进先出。FIFO存储器是一个先入先出的双口缓冲器，即第一个进入其内的数据第一个被移出，其中一个口是存储器的输入口，另一个口是存储器的输出口。对于单片FIFO来说，主要有两种结构：触发导向结构和零导向传输结构。触发导向传输结构的FIFO是由寄存器阵列构成的，零导向传输结构的FIFO是由具有读和写地址指针的双口RAM构成。FIFO与普通RAM存储器的是没有外部读写地址线（指针），使用方便，但。
OGSM绩效管理培训材料双份资料.pptx
最新发布
07-12
OGSM绩效管理培训材料双份资料.pptx
异步fifo vivado
09-14
在Vivado中，可以使用IP核（Intellectual Property）库中提供的现成的异步FIFO IP来设计异步FIFO。这个IP核包含了异步FIFO的功能模块，可以直接在设计中使用。可以通过Vivado的可视化界面添加异步FIFO IP核，并根据...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 6
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值