前言
本文主要通过调试TI的ADS54J60的实JESD204B的接口
一、参数计算
通过调试TI的ADS54J60的JESD204B的接口,对其调试过程做以下记录,我使用的AD采样系统是由一块Xilinx V7 FPGA,一块ad9516做时钟,两块ADS54J60作为ADC主要参考文档为:官方器件手册ADS54J60.pdf、AD9516.pdf和vivado IP手册pg066-jesd204.pdf,整个调试过程主要是对AD采样器件的时钟进行划分,对其相应的寄存进行配置,FPGA这边是采用vivado做开发,使用其自带的JESD204B的ip生成对应的接口。
以800M采样作为示例
首先划分时钟,采样时钟800MHz,ADS54J60设置LMFS为8224模式,如图1所示
L = 8
M= 2
F = 2//每帧的八位字节数
S = 4//每帧的采样数
首先确定lane rate,ADS54J60是16bit采样精度,jesd204b传输用8b/10b方式,则serial line rate =20bit*800M/4=4Gbit。
根据图2所示,sysref在1MHz到5MHz范围,取K=10,N=3,可以算出sysref=800M/4*10/23=2.5MHz
根据图3所示glblclk时钟4Gbit/40 = 100MHz
根据图4,图5,图6 采用refclk as core clock的方式,即
Refclk = glblclk = 100MHz