[IC设计与验证]

什么是集成电路设计？

定义
集成电路设计或IC设计是称为电子工程的更大知识体系的一部分。在电子工程学科中，有一个过程称为电路设计。电路设计的目标是组装一组执行特定目标函数的互连电路元件。数字相加或相乘的能力就是一个简单的例子。开发执行计算机指令以执行复杂任务的微处理器是另一个例子。

在此过程中使用的电路元件从基本构建块开始，例如晶体管，电阻器，电容器和电线。这些元素组合在一起形成更复杂的功能，如逻辑门或精密放大器，然后组合成更复杂的功能，如加法器和乘法器。该过程继续建立在自身的基础上，从而导致越来越复杂的电路构建块的可用性。

电路设计利用离散的预制元件来形成电路。在IC设计的情况下，有一个重要的区别。在这里，电路元件由微型元件制成，这些元件使用称为光刻的工艺在硅衬底上实现。光刻工艺在硅衬底上创建各种几何形状，其中由该形状定义的区域的电性能被改变。当这些区域组合在一起并相互叠加时，就会创建基本电路元件。

因此，IC设计由两个不同的过程组成。首先，组装电路元件以执行目标函数。接下来，实现这些电路元件的各种几何形状必须在硅衬底上组装和互连。第一个过程通常称为逻辑或电路设计，第二个过程称为物理设计。根据IC处理的信号类型，使用数字或模拟方法。在模拟/混合信号或AMS设计的情况下，使用这两种方法。此外，各种电路元件如何符合设计要求也很重要。当必须修改电路元件以满足设计要求时，将使用完全自定义的设计方法。

集成电路设计的重要性

IC设计是一门至关重要的学科。它构成了当今使用的所有微电子器件开发的基础。这包括为笔记本电脑和手机供电的微处理器，为计算机显示器和电视机供电的图像处理电路，以及用于可穿戴和植入式医疗设备的传感器。这些微电子设备还允许越来越多地使用人工智能（AI），这开辟了新的领域，如自动驾驶、机器视觉和自然语言处理。

IC技术部署在我们的世界中已经变得普遍，IC设计构成了创建这些器件所需的一套基础学科

IC设计流程中不同步骤的概述

IC设计的过程可以被认为是一系列分层分解步骤。高级要求被分解成更详细的内容，目的是在硅晶圆上实现忠实执行目标函数的电路。构成IC设计流程的主要步骤包括：
建筑设计这里指定了IC所需的功能。正在考虑的特定IC的能力将在正在构建的系统的背景下进行考虑。IC必须提供哪些功能？所需的速度和功耗是多少？设备的目标成本是多少？这些问题的答案将为后续选择将用于实现设备的特定技术提供信息。在这个阶段，“什么”是最重要的。它将如何实现仍然没有很好地定义。
逻辑/电路设计。在这里，宏级构建模块被组装和互连，以实现IC所需的功能。通常，使用预先存在的构建块，例如存储器、处理单元和传感器。电路元件的高级功能描述被分解为所需的低级电路元件。这个过程由称为逻辑合成的软件自动化。对设备集合进行仿真以验证设计的功能。将使用数字逻辑仿真器或模拟电路仿真器，具体取决于所需的仿真细节级别。如果需要修改宏观级构建模块以满足IC的要求，则使用定制电路设计技术。在此步骤中，开始定义芯片的“如何”实现。
物理设计。在此步骤中，将创建互连形状的实际布局，这些形状在硅晶圆上实现所有必需的电路元件。该过程从芯片“平面图”开始，该平面图定义了芯片的每个主要功能的位置以及设计的主要输入和输出端口的位置。然后将最终的电路元件放置并布线，以准备制造。如果需要修改宏级构建模块以满足IC的要求，则使用采用IC布局编辑器工具的自定义布局技术。芯片的“如何”实现现在已经完全定义。
物理验证。现在可以对制造过程添加到设计中的所有物理效应进行建模。布线增加的电阻，信号串扰以及制造过程本身的可变性是这里必须考虑的许多项目中的一些。在这些应力下，电路是否仍能正常工作？此外，还有许多设计规则，关于电路必须如何物理地布置在硅晶圆上，以确保它是可制造的。在此步骤中也会检查这些设计规则。
签核。 这是将设计发送到制造之前的最后一步。在这里，将影响芯片性能或可制造性的所有关键参数都根据“黄金签核”质量工具的结果进行验证。在此步骤中，将完全验证设计规则，以及可制造性设计规则。在此步骤中，设计的时序、功耗和信号完整性也经过验证和“闭合”。在签核过程中进行准确的寄生提取以确保充分了解该过程的物理影响至关重要。此步骤中使用的黄金签核Synopsys工具包括IC Validator，PrimeTime®，PrimePower和StarRC。

验证

Section 01
Q：同步复位和异步复位的优缺点
A：同步复位 优点：能确保电路是100%的；同步复位可以综合处更小的触发器；可以保证复位只发生在有效时钟边沿，过滤掉复位信号毛刺；内部逻辑产生的复位信号，采用同步复位可以有效过滤掉毛刺。缺点：当复位信号宽度小于时钟周期时，可能需要一个脉冲展宽器，使得复位信号在时钟边沿能被正确采样；当复位信号有外部逻辑组合产生，那么复位信号可能容易受外部信号控制；在采用门控时钟的设计中，复位信号有效是时钟可能处于关闭状态，复位无效；异步复位 优点：很多EDA工具带有异步复位的库文件，能保证数据路径上是干净的，减小延迟；复位信号独立于时钟，只要复位信号发起，电路立即复位；综合工具能很好的识别出复位信号；缺点：对毛刺敏感；若复位刚好在时钟边沿撤销，很容易使寄存器的输出产生亚稳态。

2
Q：什么是竞争和冒险，如何消除？
A：信号由于经由不同路径传输达到某一汇合点的时间有先有后的现象，就称之为竞争，由于竞争现象所引起的电路输出发生瞬间错误的现象，就称之为冒险。设计中最简单的避免方法是尽量使用时序逻辑同步输入和输出。

Section 03
Q：什么是同步电路，什么是异步电路？
A：同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。在电路中同一个时钟源的时钟分频出来的不同频率的时钟作用于两部分电路，这两部分电路也是同步的。反之，不同时钟源的电路就是异步电路。

Section 04
Q：什么是亚稳态，产生的原因，如何消除？
A：亚稳态：是指触发器无法在规定时间内达到一定的状态，此时则会出现亚稳态现象。原因：由于触发器的Tsu和Th不满足，当触发器进入亚稳态，使得无法预测该单元的输出，这种不稳定是会沿信号通道的各个触发器级联传播。消除方法：两级或者多级寄存器同步。但是理论上不能完全消除，可以降低。

Section 05
Q：AXI协议(只问到outstanding)
A：outstanding就是发出去的地址数量，未处理的地址可以先存放在AXI总线的缓存里。等完成一次传输的事务后，无需再握手传输地址，即可进行下一次数据传输，所以axi的outstanding的本质上是为了实现数据传输的pipeline

https://www.zhihu.com/