2片74190接成100进制减法计数器

最新推荐文章于 2024-06-14 23:09:10 发布
最新推荐文章于 2024-06-14 23:09:10 发布
阅读量1.5w 收藏 33
点赞数 9
分类专栏： 数字电路 文章标签： 74190应用
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_42048463/article/details/103312870
版权

         使用74190接成同步100进制减法计数器, 要使2片74190都在做减法运算, 那么两片74190的U/D'引脚须置为高电平.

         由于我们暂时不需要使用74190的预置数功能, 故将两片74190的LOAD'引脚都置为高电平. 

         这里我仿照之前用两片74160接成100进制加法计数器的设计原理(ENT引脚设计法), 将低位74190的RCO'引脚引出, 接到高位74190的CTEN'引脚, 便可实现100进制减法计数的功能. 补充说明一下, 和用74160接成同步100进制加法计数器一样的是, 这里两片74190的CLK引脚都直接接到系统时钟CP端(信号发生器).

好梦成真Kevin
关注
  • 9
    点赞
  • 踩
  • 33
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 1
    评论
专栏目录
100进制计数器
08-11
在数电实验的设计中，100进制计数器的设计。给出了具体的题目以及相应的电路图，以及所需要的器材。
四位二进制减法计数器
12-25
四位二进制减法计数器 电子计数器电路仿真
《数字电路》
lurenjia404的博客
06-07 966
由于教字电路中的器件主要工作在开关状态，因为采用的分析工具主要是逻辑代数，用功能表，真值表，逻辑表达式，波形图等来表达电路的主要功能，随着计算技术的发展，为了分析，仿真与设计数字电路或数字系统，还可以采用硬件描述语言，使用如ABEL语言等软件，借助计算机来分析，仿真与设计数字系统。单稳态触发器是指只有一个稳定状态的触发器。时序电路的米里型是指一种时序电路类型，其特点是电路的输出仅与最近的输入有关，而与过去的输入状态无关。也就是说，时序电路的输出信号只受到当前输入信号的影响，而不会受到过去的输入信号的影响。
74LS90级联实现百进制计数器与清零
最新发布
2302_77441595的博客
06-14 380
74LS90级联实现百进制计数器与清零
74190(同步十进制加减法可逆计数器)功能实验
weixin_42048463的博客
11-29 1万+
多线程之减法计数器
u014381566的博客
04-11 153
package com.lyon.juc; import java.util.concurrent.CountDownLatch; //减法计数器 public class CountDownLatchDemo { public static void main(String[] args) throws InterruptedException { //总数是5 CountDownLatch countDownLatch = new CountDownLatc.
用VHDL设计100进制加减计数器
07-01
这是用VHDL设计的100进制的加减计数器
同步10进制减法计数器实验电路multisim源文件
11-26
同步10进制减法计数器实验电路multisim源文件，multisim10及以上版本可以正常打开仿真，是教材上的电路，可以直接仿真，方便大家学习。
用T触发器构成的同步2进制减法计数器实验电路multisim源文件
11-26
用T触发器构成的同步2进制减法计数器实验电路multisim源文件，multisim10及以上版本可以正常打开仿真，是教材上的电路，可以直接仿真，方便大家学习。
同步五进制减法计数器.ms7
11-12
本电路实现了同步五进制减法计数器的功能: 电路能准确地按照五进制减法计数的规律进行计数. 读者应深刻理解本例的分析和设计过程, 以为日后设计更为复杂的同步时序逻辑电路打下基础.
FPGA-VHDL实现10进制减法计数器，带清零和置数
01-02
本项目利用VHDL（Very High Speed Integrated Circuit Hardware Description Language），一种硬件描述语言，来实现10进制减法计数器，并在Xilinx的ISE14.7开发平台上进行设计与仿真。这个计数器不仅能够进行递减...
4位二进制加减计数器74191
05-26
4位二进制加减计数器74191 4位二进制加减计数器74191
74190.docx
06-18
74190 的预置是异步的。当置入控制端（ LD ）为低电平时， 不管时钟CP 的状态如何，输出端（Q0～Q3）即可预置成与数 据输入端（D0～D3）相一致的状态。190 的计数是同步的，靠CP 加在4 个触发器上而实现。当 计数控制端（CT ）为低电平时，在CP 上升沿作用下Q0～Q3 同时变化，从而消除了异步计数器中出现的计数尖峰。当计数 方式控制（U /D）为低电平时进行加计数，当计数方式控制（U /D）为高电平时进行减计数。只有在CP 为高电平时CT 和 U /D 才可以跳变 190 有超前进位功能。当计数溢出时，进位/错位输出端 （CO/BO）输出一个低电平脉冲，其宽度为CP 脉冲周期的高 电平脉冲。
数字电路实验74LS192计数计-加/减法
12-11
实现两位十进制数的加计数和减计数，依此类推，可实现n位数的计数
74LS190 191中文资料PDF
11-15
74ls190 191中文pdf，希望大家能够用得上！！！！！！！！！！！！！11
74ls74做四进制计数器、十进制减法器、一百进制减法器
06-16
文件100进制减法计数器.ms13、10进制减法计数器.ms13、四进制减法器.ms13和四进制加法器.ms13可能是Multisim中的电路设计文件，其中包含了具体的设计电路和仿真设置。而.jpg文件则可能是这些设计的可视化界面截图，...
异步八进制减法计数器
weixin_42048463的博客
10-26 4981
74191/74LS191 单时钟同步二进制加/减法计数器
热门推荐
qq_42578970的博客
06-13 1万+
逻辑符号功能表 C/B段输出进位或借位，所以14->15输出1，1->0输出1。而0->15输出0，15->0输出0 由此看出，计数范围为0000~1111，即0~15
eda十进制减法计数器
06-03
EDA 十进制减法计数器通常使用有符号数的补码表示法来处理减法运算。下面是一个简单的 EDA 十进制减法计数器的实现： 1. 首先将被减数和减数转换成二进制的补码表示法。 2. 计算减数的补码的补码，即得到减数的原码。 3. 将减数的原码和被减数的补码相加，得到结果的补码。 4. 将结果的补码转换成十进制，即得到减法的结果。 需要注意的是，如果减数的绝对值大于被减数的绝对值，那么减法的结果将为负数，此时需要将结果的补码转换成原码，并在最高位加上符号位“-”。 以上是一个基本的 EDA 十进制减法计数器的实现方法，实际应用中可能需要考虑更多的细节和优化。
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

好梦成真Kevin

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值