基于北斗芯片对时项目的点点滴滴细节

FPGA的型号选择

选择的是artix系列的核心板，
fpga 的型号是：XC7A35T-2FGG484I

系统构成

master 和 slave 介绍

master 核心框图

对于MASTER 的主要的要求：
1\ 关于北斗
（1）北斗芯片会通过串口将数据信息发送给上位机进行调试接收
（2） 北斗芯片发送秒脉冲和B码
2、恒温晶振
选择的型号是JM1175 型号的恒温晶振

3、 光发送模块
对于光发送模块选择是hfbr-1412系系列的
相对应数据接收模块选择的是hfbr-2412 系列的

slave 核心框图

slave 的部分主要是采用的是2412 与之对应的光路接收的部分。

master 核心介绍（9.2号，找wcn详细了解学习下）

slave 核心介绍（硬件层面了解8.31 号晚上，详细了解清楚）

软件层次的架构介绍：

重难点在哪？
（1） 跨秒的情况（多接受了一些个数据包，或者少了一些数据包等等，这个找wcn问清楚）
（2）我们为什么选择两个ram 进行切换（解决跨秒问题）

（3） 价格问题（高速低速分开）

（4）额外的晶振的选择问题（高速低速分开）

基于b码提供额外的时钟的校准的情况

（5） 自走时的问题（防止B码掉线）