vivado~floating-point 使用将ad的定点数转成浮点数

最新推荐文章于 2022-07-28 12:03:04 发布
最新推荐文章于 2022-07-28 12:03:04 发布
阅读量1.7k 收藏 10
点赞数
分类专栏： vivado fpga 硬件开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_42066185/article/details/109669216
版权
硬件开发 同时被 3 个专栏收录
50 篇文章 36 订阅
订阅专栏
vivado
22 篇文章 8 订阅
订阅专栏
fpga
19 篇文章 0 订阅
订阅专栏

目标

我希望将我的并行的ad通道的数据实现定点数向浮点数的转化，这个时候，我采用的是ip core， 实现12位的定点到浮点。这个转化是有一定的时间的消耗的，这个耗时具体多少后面我考虑到的时候再来完善文档。

定点转浮点

step1

在这里插入图片描述

step2

在这里插入图片描述

step3

在这里插入图片描述

step 4

在这里插入图片描述

step 5

在这里插入图片描述

两通道乘法给结果

step 1

在这里插入图片描述

step 2

在这里插入图片描述

step 3

在这里插入图片描述

没有水杯和雨伞的工科男
关注
  • 0
    点赞
  • 踩
  • 10
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
Verilog利用IP核实现定点转浮点运算
02-22
Verilog利用IP核实现定点转浮点运算，quartus直接调用ip，内附有modulesim仿真测试模块，testbench文件和仿真波形
浮点数转换小工具
05-29
之前做一个FPGA项目时用到了浮点数定点数转换的IP，最后验结果时Vivado自带的ISim居然不支持显示浮点数。。。于是只能网上找浮点数转换工具，找了几个发现都不好用，不过有一个在线转换器还不错。之后空下来自己用LabVIEW编了一个简单的浮点数转实数的程序
Vivado IP核之定点数转为浮点数Floating-point
m0_66360845的博客
07-22 4549
随着制造工艺的不断发展，现场可编程逻辑门阵列（FPGA）的集成度越来越高，应用也越来越广，其中在对数字信号进行处理时必然要用到一些数学处理类的IP核。最近正在研究空域自适应抗干扰技术研究的FPGA硬件实现，其中不免要用到一些IP核，今天就从定点数转浮点数详细介绍一下vivado当中的Floating-point这个IP核吧，希望对各位的学习能起到一定的帮助作用。...
Vivado IP核之浮点数开方 Floating-point
m0_66360845的博客
07-28 1555
随着制造工艺的不断发展，现场可编程逻辑门阵列（FPGA）的集成度越来越高，应用也越来越广，其中在对数字信号进行处理时必然要用到一些数学处理类的IP核。最近正在研究空域自适应抗干扰技术研究的FPGA硬件实现，其中不免要用到一些IP核，今天就从浮点数开方出发简单介绍一下vivado当中的Floating-point这个IP核吧，希望对各位的学习能起到一定的帮助作用。...
adc采样到的数据转换为浮点电压值
drift_的专栏
07-09 1276
数据寄存器是16位的，采到的数据实际上是（0-基准电压）之间的一个值。 所以，这个数的算法是这样的，假设基准电压是v，寄存器里的数的实际值是x，存储的uint16值位y，则 x=v*y/2^16
Vivado IP核之浮点数加减法 Floating-point
m0_66360845的博客
07-23 3701
随着制造工艺的不断发展，现场可编程逻辑门阵列（FPGA）的集成度越来越高，应用也越来越广，其中在对数字信号进行处理时必然要用到一些数学处理类的IP核。最近正在研究空域自适应抗干扰技术研究的FPGA硬件实现，其中不免要用到一些IP核，今天就从浮点数加减法详细介绍一下vivado当中的Floating-point这个IP核吧，希望对各位的学习能起到一定的帮助作用。...
ug902-vivado-high-level-synthesis（中文）.pdf
08-09
ug902-vivado-high-level-synthesis（中文）、HLS学习必备开发文档
ug871-vivado-high-level-synthesis-tutorial.pdf
06-12
UG871 - Vivado Design Suite Tutorial: High-Level Synthesis (v2019.1)，UG871文档最新版本，适用于vivado 2017以及之后的版本
20201009_约束文件ug903-vivado-using-constraints.pdf
10-16
20201009_约束文件ug903-vivado-using-constraints.pdf
ug902-vivado-high-level-synthesis.pdf
06-12
UG902 - Vivado Design Suite User Guide: High-Level Synthesis (v2019.1), UG902最新版本
浮点数转定点数Verilog
08-25
浮点数转定点数 FPGA Verilog
53-Vivado AXI4-stream 总线设计.7z
03-31
Vivado AXI4-stream 总线设计,Vivado仿真工程.
Xilinx Vivado HLS中Floating
luotong86的专栏
07-20 2446
尽管通常Fixed-Point（定点）比Floating-Point（浮点）算法的FPGA实现要更快，且面积更高效，但往往有时也需要Floating-Point来实现。这是因为Fixed-Point有限的数据动态范围，需要深入的分析来决定整个设计中间数据位宽变化的pattern，为了达到优化的QoR，并且要引入很多不同类型的Fixed-Point中间变量。而Floating-Point具有更大的数
Vivado使用IP核floating-point实现对数运算
zys615的博客
02-26 1万+
    本文介绍使用IP核floating-point来计算对数，该IP计算对数时，计算的是Ln(A)（A是输入），如下图所示：输入是浮点数，所以如果我们在FPGA内使用的定点数，则需要先将定点数转化为浮点数：实现对数运算时，可以使用DSP核心，也可以不用，IP配置中提供了三个等级：对于Flow Control可以选择带缓存的Blocking模式，也可以选择没有缓存的NonBlocking模式，延...
STM32 中 ADC 数据到 float 浮点数的转化与显示方法
dexfire ’s blog
07-01 5561
STM32 中 ADC 数据到 float 浮点数的转化与显示方法 STM32 自带一个或多个 12bit 24通道 ADC，足够一般场合使用，但是使用过程中会遇到采集与显示的细节问题。我目前是用的 LCD 来显示，但是LCD驱动中并没有 float 浮点数显示函数，但是有字符串显示功能，所以我们可以利用这个来实现所需的功能: void LCD_ShowString(uint16_t x,uint...
FPGA 定点数转化为浮点数
qq_21160843的博客
10-15 6906
浮点数据分为单精度和双精度，单精度32位，双精度64位。分为3个部分，S为最高符号位,E为指数位(又称为阶码),M表示尾数。 IEEE 754标准 在此，主要介绍定点数转化为单精度浮点类型 S最高符号位（bit31）,E指数位(bit30~bit23),M尾数(bit22 ~ bit0) 示例1：0x0000_0011转化为单精度浮点数，二进制表达为32’b0000_0000_0000_000...
图像处理：浮点数转定点数
m0_46830519的博客
07-23 693
浮点数转定点数
stm32之adc采样部分的电路图讲解
热门推荐
scottar的博客
08-28 3万+
采样部分的电路图 结构 主要的功能包含下面三个 1、滤波 因为我采样的都是期望的是直流的信号，因此，此处进行将高频的噪声进行一定的滤波 2、 电压调理 由于stm32的电压输入范围是0-2v。 而输入的电压的范围都是在10v，因此首先进行发反向的电压调理，随后，加入一个反向器进行再将电压反相回来。 3、电压调整 选择的是一个可调的电阻，以防止输入电压的变化范围改变。 具体的参数 输入电压的范围分别是5V,10V,10V, 因此进行一定的降压即可。 选择的运放是UA741CD ...
设计的BOOST的详细流程（亲手设计的BOOST电路的详细解释）
scottar的博客
08-20 3万+
文章目录背景BOOST原理详解原理图元件分析计算过程电感选择电容选择实际设计需求分析参数计算电路基本结构图电感选择输出纹波小于1%输出电阻的选择开关管的选择开关管前级电路设计阻恢复的二极管的选择，其即肖特基二极管mos管前级的高速开关二极管的选择24V输入滤波即稳压设定突然断电情况下，栅源电容的释放回路前级驱动电路结构图图腾柱电路关于更多mosfet 的资料请参考下面的连接 背景 为了准备后面的面试，对之前所设的一款BOOST电路进行详细参数如何计算以及如何确定每一个参数的选择的方案，进行复习，以应对面试过
vivado浮点数转定点数
最新发布
08-24
Vivado是一种用于FPGA设计的软件工具，它提供了丰富的工具和功能来实现各种设计需求，包括浮点数转定点数的功能。 在FPGA设计中，由于FPGA芯片上只有有限的资源，浮点数的运算通常需要更多的资源和时间。因此，为了提高设计的效率和性能，有时需要将浮点数转换为定点数进行运算。 在Vivado中，可以使用一些内建的功能和库来进行浮点数转定点数的操作。具体的步骤如下： 1. 打开Vivado软件并创建一个新的项目。 2. 在项目中添加一个浮点数转定点数的IP核。这个IP核可以通过Vivado的IP库进行选择和添加。 3. 配置IP核的参数。包括浮点数和定点数的位宽，以及浮点数的小数位数等。这些参数需要根据具体的设计需求进行配置。 4. 在设计中使用该IP核进行浮点数转定点数的运算。具体的方法和语法可以根据IP核的手册或者Vivado的文档进行查找和使用。 需要注意的是，在进行浮点数转定点数的操作时，可能会涉及到精度和范围的问题。定点数的精度受到位宽和小数位数的影响，而浮点数的范围和精度取决于具体的实现。 总的来说，Vivado提供了方便和强大的功能来实现浮点数转定点数的操作。通过正确配置和使用相应的IP核，可以在FPGA设计中高效地进行浮点数转定点数的运算。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

没有水杯和雨伞的工科男

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值