FPGA图像接口.SDI转HDMI和MIPI

于 2024-09-12 17:19:13 发布
阅读量426 收藏 3
点赞数 8
文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_42087978/article/details/142181462
版权

最近忙于搞项目，课程开发和公众号都落下了，今天更新一个最近刚完工的项目。
整个项目的需求主要是转发SDI进来的四路图像，通过hdmi和mipi转发到rk3588，FPGA使用的复旦微的K7-325t，除此之外还有一个备用的PCIE，DDR用来实现数据的缓存。

整个图像链路如下，SDI的四路数据进来后，分别写到DDR指定的地址中，然后通过TPG模块，控制数据读取，实现vesa时序，分别送给hdmi输出逻辑和mipi发送逻辑，SDI输入的图像为1080p30帧的yuv422图像。
图片

整个项目里有两个棘手的地方，一个是输入输出时序的匹配，另一个就是输入图像稳定性，第一个问题狼哥这里借助了DDR来缓存，实现了输入和输出时序的匹配，第二个问题主要是针对输入不稳定导致图像紊乱，这里狼哥对它做了帧对齐，保证了即使插拔SDI输入数据线，也能保证图像能够自恢复，保持输出图像正常。下面是一个小小的演示视频，工程烤机一天插拔SDI数据线后的图像显示，可以看到插拔后图像依然正常显示。

SDI转HDMI和MIPI演示视频

除了本篇提到的图像接口互转，狼哥还有别的一些图像接口互转，在这就不一一例举了，有开发需求的欢迎加狼哥微信洽谈合作，对图像课程感兴趣的也请滴滴狼哥，实际工程经验提取，少走弯路。

往期精彩文章列表*
FPGA图像算法.横条纹消除
FPGA图像算法.竖条纹消除术
2024功利性学习目录合集
Zynq系统化入门进阶详细教程
基于Zynq的图像处理入门课程
FPGA图像Canny四图拼接显示项目
FPGA之Mpsoc的VCU压缩解压demo
FPGA图像无极缩放.Demo2
FPGA图像算法.无极缩放
FPGA图像算法.导向滤波
狼板001PLUS上线，首发优惠进行中
点击上面链接查看详情

胡狼FPGA
关注
  • 8
    点赞
  • 踩
  • 3
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
基于FPGA实现SDI接口
m0_46498597的博客
10-24 4872
1 文章目录 1）需求分析 2）FPGA简介 3）系统设计 2 需求分析 1）模拟视频转换SDI接口 随着多媒体技术及Internet的迅速发展，人们对数字化的需求日益增加，图像、音频、视频等多媒体数据大量涌现。数字化引起了电视技术领域的极大变革。目前,我国处于模拟、数字信号并存阶段，而模拟视频信号到SDI信号的转换就是这个过渡阶段必不可少的关键性技术。 2）SDI接口转Camera Link接口 随着计算机、多媒体和数字通信技术的迅速发展 ,一方面视频技术得到了促进和推动 ,另一方面不同数
FPGA高端图像处理开发板--＞鲲叔4EV：12G-SDI、4K HDMI2.0、MIPI等接口谁敢与我争锋？
qq_41667729的博客
03-30 2795
FPGA高端图像处理开发板：鲲叔4EV，寄托了未来的一块开发板
FPGA高端项目：FPGA实现SDI视频编解码工程解决方案，提供3套工程源码和技术支持
qq_41667729的博客
02-26 7825
FPGA高端项目：FPGA实现SDI视频编解码工程解决方案，提供3套工程源码和技术支持
FPGA高端项目：FPGA实现SDI视频编解码+图像缩放 工程解决方案，提供3套工程源码和技术支持
qq_41667729的博客
03-24 2856
FPGA高端项目：FPGA实现SDI视频编解码+图像缩放 工程解决方案，提供3套工程源码和技术支持
FPGA基于GS2971/GS2972实现SDI视频收发 提供工程源码和技术支持
qq_41667729的博客
05-12 3873
FPGA基于GS2971/GS2972实现SDI视频收发 提供工程源码和技术支持 本设计提供两套vivado工程； 一是GS2971解码SDI视频，经DDR图像缓存后由HDMI输出；SDI 1080P@30Hz帧视频输入；1080P@60Hz帧输出； 二是GS2971解码SDI视频，经DDR图像缓存后由GS2972编码SDI输出；SDI 1080P@30Hz帧视频输入；SDI 1080P@30Hz帧输出；
FPGA高端项目：FPGA实现SDI视频编解码+图像缩放+多路视频拼接 工程解决方案，提供8套工程源码和技术支持
qq_41667729的博客
03-23 2084
FPGA高端项目：FPGA实现SDI视频编解码+图像缩放+多路视频拼接 工程解决方案，提供8套工程源码和技术支持
FPGA实现多路SDI视频缩放拼接转PCIE传输，基于GTX+RIFFA架构，提供8套工程源码和技术支持
qq_41667729的博客
08-20 893
FPGA实现多路SDI视频缩放拼接转PCIE传输，基于GTX+RIFFA架构，提供8套工程源码和技术支持
基于BT1120协议生成SDI(HDMI)彩条
FPGAer_QQ742875810的博客
07-20 772
【代码】基于BT1120协议生成SDI(HDMI)彩条。
Artix7系列FPGA实现SDI视频编解码+图像缩放，基于GTP高速接口，提供2套工程源码和技术支持
qq_41667729的博客
07-17 741
Artix7系列FPGA实现SDI视频编解码+图像缩放，基于GTP高速接口，提供2套工程源码和技术支持
FPGA视频和图像处理解决方案.pdf
07-13
为了进一步简化FPGA的图像处理设计，Microchip推出了PolarFire FPGA成像IP包，包括MIPI-CSI-2接口、边缘检测、Alpha混合和图像增强等功能。这些IP内核能够进行颜色、亮度和对比度的调整，为智能机器视觉系统设计提供...
FPGA的MIPI桥接方案资料
02-11
1、pg232-mipi-csi2-rx (2.1).pdf 2、pg232-mipi-csi2-rx(4.0).pdf 3、MC20001V1_10.pdf 4、MC20002V1_08.pdf 5、MC20901V1_08.pdf 6、MC20902V1_07.pdf
低成本FPGA搭桥，多通道高清SDI DVR全升级
08-30
此外，LatticeECP3 FPGA还支持LVDS、Sub LVDS、Mini LVDS、HDMI、DVI和MIPI等多种视频接口，以及高达800Mbps的DDR3 SDRAM接口，提供了强大的视频处理能力。这些特性使得FPGA能够实现视频的解析、缩放、叠加、抽帧、...
Lattice展示基于FPGA的安防和监控解决方案.pdf
07-13
Lattice的FPGA支持多种图像传感器接口，如Aptina的HiSPi、Panasonic的Sub-LVDS、Sony的串并行Sub-LVDS以及MIPI的CSI-2等。这些传感器接口使得FPGA可以接入不同品牌的图像传感器，实现摄像机的输入端的灵活性和兼容性...
FPGA第 9 篇，Verilog 中的关键字和基数
weixin_65793170的博客
09-05 1238
⭐在 Verilog 中，关键字（Keywords）和基数（Radix）是语言的重要组成部分，它们有助于描述和定义硬件设计。上期分享了 Verilog 的基本使用，以及数据类型、逻辑值和算数运算符的简单应用，掌握这些技能基础，我们可以高效地设计和验证 FPGA 电路，从而实现所需的数字系统功能。上期介绍了 Verilog 中的数据类型、逻辑值以及算术运算符，​​​​​​​具体，请看上篇， Verilog中的数据类型、逻辑值以及算术运算符 https://blog.csdn.net/weixin_6579
如何设计实现完成一个FPGA项目
QQ_778132974的博客
09-07 630
确定项目目标：明确项目要实现的功能和性能指标。需求分析：列出所有功能需求、性能需求、接口需求等。可行性分析：评估技术可行性、成本和时间预算。项目总结：总结项目过程中的经验教训，分析成功和失败的原因。项目报告：撰写项目报告，详细描述项目背景、设计过程、测试结果和最终结论。
太速科技-VC709E 基于FMC接口的Virtex7 XC7VX690T PCIeX8 接口卡
Orihard_的博客
09-05 536
本板卡基于Xilinx公司的FPGA XC7VX690T-FFG1761 芯片，支持PCIeX8、两组 64bit DDR3容量8GByte，HPC的FMC连接器，板卡支持各种FMC子卡扩展。软件支持windows，Linux操作系统。1路QSFP+ @4X10Gbps， 1路SFP+ @10Gbps。HPC中LA，HA，HB全部接口和DP0~DP7 8路高速接口。PCIe V3.0 XDMA 测试FPGA程序，DDR测试、光纤测试、PCIe IO模式测试。根据子卡型号提供对应的测试接口程序。
FPGA开发：条件语句 × 循环语句
最新发布
qq_74114817的博客
09-08 671
用来判断是否满足所给定的条件，根据判断的结果（真或假）决定执行给出的两种操作之一。if（表达式）语句；if（表达式）语句1；else语句2；if（表达式1） 语句1；else if（表达式2） 语句2；else if（表达式3） 语句3；……else if（表达式n） 语句n；else 语句m条件语句必须在过程块中使用，所谓过程块是指和语句所引导的执行语句集合。除了这两种块语句引导的begin end块中可以编写条件语句外，模块中其他地方都不能编写。表达式为0、x、z时均视为假。
vivado 创建时间约束2
cckkppll的博客
09-05 546
vivado 创建时间约束2
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值