pmos低电平驱动_MOS管驱动原理图

        下图为MOS驱动电路的电路图。驱动电路采用Totem输出结构设计，上拉驱动管为NMOS管N4、晶体管Q1 和PMOS管P5。下拉驱动管为NMOS管N5。图中CL为负载电容，Cpar为B点的寄生电容。虚线框内的电路为自举升压电路。

        驱动电路的设计思想是利用自举升压结构将上拉驱动管N4 的栅极(B点)电位抬升，使得UB>VDD+VTH ，则NMOS管N4 工作在线性区，使得VDSN4 大大减小，最终可以实现驱动输出高电平达到VDD。而在输出低电平时，下拉驱动管本身就工作在线性区，可以保证输出低电平位GND。因此无需增加自举电路也能达到设计要求。

        考虑到此驱动电路应用于升压型DC－DC转换器的开关管驱动，负载电容CL很大，一般能达到几十皮法，还需要进一步增加输出电流能力，因此增加了晶体管Q1 作为上拉驱动管。这样在输入端由高电平变为低电平时，Q1 导通，由N4、Q1 同时提供电流，OUT端电位迅速上升，当OUT端电位上升到VDD－VBE时，Q1 截止，N4 继续提供电流对负载电容充电，直到OUT端电压达到VDD。

        在OUT端为高电平期间，A点电位会由于电容Cboot 上的电荷泄漏等原因而下降。这会使得B点电位下降，N4 的