【Arm Cortex-X925】 -【第八章】-L1 数据内存系统

8. L1 数据内存系统

Cortex®-X925 的 L1 数据内存系统负责执行加载和存储指令，以及特定指令，如原子操作、缓存维护操作和内存标记指令。它包括 L1 数据缓存和 L1 数据转换后备缓冲区 (TLB)。

L1 数据内存系统执行加载和存储指令，并处理内存一致性请求。

下表显示了 L1 数据内存系统的特点。

注意
L1 数据 TLB 也位于 L1 指令内存系统中。然而，它是内存管理单元 (MMU) 的一部分，详细信息请参见第 6 节 “内存管理”。

8.1 L1 数据缓存行为

L1 数据缓存会在重置时自动失效，除非核心电源模式被初始化为调试恢复模式。

在调试恢复模式下，缓存的功能无法保证，且不应启用。

没有操作可以使整个数据缓存失效。如果软件需要此功能，则必须通过遍历缓存几何结构并执行一系列通过集合/路由指令的个别失效操作来构建。DC CSW 和 DC ISW 指令同时执行目标集合/路由的清除和失效。HCR_EL2.SWIO 的值没有影响。有关 DC CISW 和 HCR_EL2 的更多信息，