【Arm Cortex-X925】 -【第九章】-L2 内存系统

9. L2 内存系统

Cortex®-X925 核心的 L2 内存系统通过 CPU 桥接器将核心与 DynamIQ™ Shared Unit-120 连接。它包括私有的 L2 缓存。

L2 缓存是统一的，并且对集群中的每个 Cortex®-X925 核心都是私有的。

以下表格显示了 L2 内存系统的特点。

9.1 L2 缓存

集成的 L2 缓存处理来自指令和数据侧的指令和数据请求，以及翻译表遍历请求和来自 CHI 互连的 snoop 请求。

L1 指令缓存和 L2 缓存是弱包含的。L1 指令缓存未命中的指令取自 L2 缓存，并且会分配到两个缓存中，但 L2 缓存的失效不会导致 L1 指令缓存的反向失效。L1 数据缓存和 L2 缓存是严格包含的。任何存在于 L1 数据缓存中的数据也会存在于 L2 缓存中。L2 缓存的逐出可能会导致 L1 数据缓存的失效。

L2 缓存会在重置时自动失效，除非核心电源模式初始化为调试恢复模式。

注意
缓存索引的确定方式意味着物理地址 (PA) 与集合编号之间没有直接关系。不能使用假设 PA 和集合编号之间存在关系的目标操作。要刷新整个缓存，必须执行针对该缓存在