quartus-ModeliSm仿真教程

     在完成VHDL模块的编写后，检验自己写的时序是否有误的最好方法就是进行仿真了。

      然而quartus是我用过的最奇怪的软件了，因为它的每个版本包含的功能都不相同。就拿仿真来说，8.0的版本quartus自带有仿真功能，12.0的则没有；13.1版本就又自带仿真了，然后再用到17.1好像又找不到自带的仿真了：（

     为了方便起见，应该学会利用quartus与modelism的联调，步骤如下：

1、首先在菜单中的Assignments中选择Settings,按照下图的步骤将仿真设置为ModeliSim-Altera,然后点击OK。

 

2随后重新编译自己的工程。

3随后点击菜单中的Tools->Run Simulation Tool->RTL Simulation,打开modelism

.

4.打开后，在左侧library中单击work，会弹出你所写的实体，然后双击你的实体。