DDR
打怪升级ing
打怪升级ing ing ing ing ing
展开
-
DDR3接口/Gbps高速差分SIPI设计
DDR3接口工作不稳定、系统死机、数据读写频繁出错?!为什么?该如何解决?怎样设计才能一板成功?5Gbps/10Gbps/28Gbps等高速差分接口,误码率高、链路工作不稳定?!问题出在哪里?如何解决?怎样设计才能一板成功?在长期为客户解决问题并整改的过程中,我们发现,DDR3接口、Gbps高速差分接口是出问题极多的两个部分,大量的整改项目都和这两个接口的问题有关。在帮助客户解决故障过程中,我们发...原创 2018-07-09 20:01:59 · 5151 阅读 · 2 评论 -
DDR布局布线规则与过程
DDR布线通常是一款硬件产品设计中的一个重要的环节,也正是因为其重要性,网络上也有大把的人在探讨DDR布线规则,有很多同行故弄玄虚,把DDR布线说得很难,我在这里要反其道而行之,讲一讲DDR布线最简规则与过程。如果不是特别说明,每个步骤中的方法同时适用于DDR1,DDR2和DDR3。PCB设计软件以Cadence Allgro 16.3为例。首先要确定DDR的拓补结构,一句话,DDR1/2采用星形...转载 2018-07-06 14:37:29 · 6167 阅读 · 2 评论 -
DDR4 原理图设计、仿真和问题分析
引言:随着计算机,服务器的性能需求越来越高,DDR4开始应用在一些高端设计中,然而目前关于DDR4的资料非常少,尤其是针对SI(信号完整性)部分以及相关中文资料,另外一方面,DDR4的高速率非常容易引起SI问题,一旦出现比如DDR4 Margin测试Fail之类的问题,会让很多设计者感到头疼,Debug过程非常困难,信号测试变得越来越困难,越来越不准确,而且很难验证,PCBLayout优化以后再打...转载 2018-07-13 09:45:09 · 32162 阅读 · 6 评论