网口硬件原理及设计

以太网： 网口+变压器（可能集成在网口中）+PHY芯片+主芯片

下图是结构组成图

关于PHY （物理层）和MAC（协议层）

协议层是MAC控制单一模块、

物理层分为：PHY+传输器

PHY芯片有 SI、MII、GMII 三种接口，配合时钟（晶振）进行信号传输。

PHY介绍

PHY（Physical layer物理层）s IEEE802.3中定义的一个标准模块，STA（Station Management Entity,管理实体，一般为MAC或CPU） 通过MIIM（MII Manage interface）对PHY的行为、状态进行管理和控制，而具体管理和控制动作是通过读写PHY内部的寄存器实现的。

MAC与PHY的关系

PHY与MAC进行通信，MAC再跟DMA和CPU/MCU进行通信，如下图所示。

---

 一般是CPU和DMA集成在一起。  MAC和PHY集成在一起。

MII （最初的一个版本）

 7个发送接口： 时钟（PHY  ---- > MAC）、发送错误检测、使能、四个信号传输位 MAC --- PHY

 7个接收接口：时钟、接收有效判断、接收错误判断、四个接受位。PHY --- MAC

1个 载波检测

1个冲突碰撞监测

1个管理数据

1个管理数据时钟

MAC通过MIIM接口读取PHY状态寄存器的状态。例如连接的速度、双工的能力。

也可以通过MIIM设置PHY的寄存器达到控制的目的。例如流控的打开关闭、自协商模式还是强制模式。

MII以4位半字节方式传送数据双向传输，时钟速率25Mhz。工作速率可达100b/s.当时钟频率为2.5M时，对应的速率是10Mb/s

缺点：线太多。从而后面衍生出了RMII、SMII等

RMII

RMII(Reduced Media Independant Interface),精简MII接口，节省了一半的数据线。RMII收发使用2位数据进行传输，收发时钟均采用50MHz时钟源。信号定义如下：

 减少了一半的线，但时钟固定在50M

4个发送接口： 时钟、使能、两个发送数据位

3个接收：接收错误判断、两个接收数据位

1个接收和载波信号判断： 把CRS和RX_DV合并在一起了。当物理层接收到载波信号后，CRS_DV会变的有效，将数据发送给RXD，当载波信号消失后，CRS_DV会变的无效。

RXD的数据 100M每个时钟采样一次。10M的话需要十个时钟才采样一次，每个数据最多保留100M的时钟采样。

1个管理数据。

1个管理数据时钟。

SMII

SMII（Serial Media Independant Interface）,串行MII接口。它包括TXD,RXD,SYNC三个信号线，共用一个时钟信号，此时钟信号是125MHz,信号线与此时钟同步。信号定义如下：

 

 1个时钟

1个发送数据

1个接收数据

1个同步信号

1个管理数据

1个管理数据时钟

SYNC是数据收发的同步信号，每10个时钟同步置高一次电平，表示同步。TXD和RXD上的数据和控制信息，以10bit为一组。发送部分波形如下：

 从波形可以看出，当SYNC变高后的10个周期内，TXD依次输出一组Bit的数据。

既： ER：错误判断    EN ：使能     然后8位的数据、这些控制信息与MII接口含义相同。

在100M速率中，每一组的内容都是变换的。

在10M速率的话，就需要重复采集10次。采样任何一组的数据都可以。

GMII（顾名思义就是 千兆独立接口）

千兆MII接口。media inderpendent interface   GMII采用8位接口数据，工作时钟125MHZ

因此传输速率可达1000Mbps.同时兼容100M/10M工作模式。

5个发送接口：一个时钟引脚、一个数据错误、一个使能、1个8位数据位

4个接收引脚： 一个接收时钟，一个接收数据有效，一个接收数据错误，一个接收数据

1个 载波检测

1个冲突碰撞监测

1个管理数据

1个管理数据时钟

RGMII 精简的多媒体独立接口

• 发送/接收数据线由8条改为4条
• TX_ER和TX_EN复用，通过TX_CTL传送
• RX_ER与RX_DV复用，通过RX_CTL传送
• 1 Gbit/s速率下，时钟频率为125MHz
• 100 Mbit/s速率下，时钟频率为25MHz
• 10 Mbit/s速率下，时钟频率为2.5MHz

 虽然RGMII信号线减半，但TXC/RXC时钟仍为125Mhz，为了达到1000Mbit的传输速率，TXD/RXD信号线在时钟上升沿发送接收GMII接口中的TXD[3:0]/RXD[3:0]，在时钟下降沿发送接收TXD[7:4]/RXD[7:4],并且信号TX_CTL反应了TX_EN和TX_ER状态，即在TXC上升沿发送TX_EN,下降沿发送TX_ER，同样的道理试用于RX_CTL，下图为发送接收的时序：

 

 实例

以DM9119 DEMO板子为例

下面是通信框图

原理图设计

原理图解读：

layout指导建议：

(12条消息) 网口设计时布局布线要怎么处理？为什么变压器要掏空隔离？为什么网口中心抽头的电容要尽可能短？网口的组成和信号组成是什么？_变压器下面为什么要掏空_专治pcb疑难杂症的博客-CSDN博客