异或运算_异或门 ? MC红石电路模块大百科

这些电路元件都非常基础，使用时无需声明原作者出处。（实际上，这些元件都可能被不同人在不同地方分别独自重复发明过许多次）

如果你发现了新的方案并且在这里面找不到，可以私信发给我进行补充。

---

异或门简介：

最简单的异或门有两个输入A、B和一个输出C。（A,B,C∈{0,1}）

当且仅当A≠B时，C=1；

当且仅当A=B时，C=0；

有关异或门的更多介绍可以在网上了解。（如百度）

异或门与同或门

取反异或门的一个输入端或者输出端可以将异或门变为同或门

取反同或门的一个输入端或者输出端可以将同或门变为异或门

电路形变

方案并不是固定的，如果有必要，可以对某个方案进行适度的调整，以适配实际情况。

---

双比较器异或门

在这里，双比较器异或门是指电路主题仅由2个比较器构成，整体延迟仅为1tick的异或门电路。截至目前，无论是体积还是性能，这种双比较器异或门都是最优或者较优的。双比较器异或门常用于竖式布线或斜式布线。

基础形式

1，基础形式，输出的信号强度较弱

2，另一种基础形式，输入需要强充能

引出其它的逻辑运算输出

3，引出了与输出

4，引出了非A与B的输出

5，引出了或和或非的输出

结构变形

43，改变了输入位置

6，改变了形状

7，改变了形状，输出信号强度不会被削弱

8，另一种形状，输出信号也不会被削弱

9，另一种变形，输出信号不会被削弱

10，上图的视角补充

可适用于横式布线的比较器异或门

11，更适合用于横式布线的比较器异或门变形，输出必须拉那么长以过滤掉错误的输出信号

12，上图的视角补充

---

活塞异或门

引入活塞降低了元件的稳健性，并且可能让元件的一些上升沿和下降沿的延迟不统一。

13，经典的活塞异或门，请注意活塞推出和收回的延迟是不统一的。有两个输出，红石线对应的输出就是普通的异或输出，红石火把输出的是A与B的结果。也就是说这个电路相当于一个半加器

14，新引入一个活塞能降低一格长度

15，基于上图中异或门的逻辑单元，支持异或、同或、与非、或四种逻辑运算功能，并直接引出了与运算的输出

16，上图的视角补充

17，上图的视角补充

32，可用于斜式布线的活塞异或门变形

基于T触发器的“异或门”

严格来说不算是异或门。

下图就是一个基于T触发器的异或门的例子，类似的方案还可以有很多。只要有T触发器就行了。

如下图注释，这种异或门的输入端同时改变信号会导致这个异或门出错，会让这个异或门变成同或门，但变成同或门后，如果输入端再次同时改变信号，那么它将变回异或门。

另外，也可以给T触发器一个复位信号，使它强制恢复到异或门或同或门的状态。

33，如果输入信号同时改变，异或门会变成同或门。在同或门状态下，如果信号又同时改变，那么它又将变回异或门

其它异或门

还有许多其它的异或门，我把它们放到这里了。

18，很显然更换其中的一些元件能弄出很多变种，但在此不多赘述

19，

20，

21，

22，上图异或门的变形

23，

24，

25，

26，引出了与运算输出，或者说这是一个半加器模块。

27，

28，上图的视角补充

29，上图异或门的变形，调整了一下输出，减少了1格长度

30，

31，上图的视角补充

34，将两个输出用或门连起来就是异或门了，严格来说不是异或门

35，

36，

37，上图的视角补充

38，

39，上图的视角补充

40，

41，

42，