数电之比较器

本文介绍了如何使用FPGA进行数字电子设计,重点讲解了相等比较器和不等比较器的实现。相等比较器通过同或门实现,不等比较器则需要考虑多种情况,如"A>B"、"A=B",并采用Verilog代码实现,通过仿真波形验证其正确性。
摘要由CSDN通过智能技术生成

相等比较器

判断2个二进制数是否相等,只有2种输出“等”或者“不等”(0与1),不含这两个数的大小关系

2个待比较数、数为1位的相等比较器可使用同或门(异或门)实现,使用同或门时输出高电平表示相等。

下图为2个待比较数、数为2位的相等比较器的RTL:两个数为A1A0和B1B0,需要四个输入,高位不带权值(可用2个同或门和1与门实现 或者异或门和负与门)。

相等比较器RTL图

波形验证如下图,当A0=B0且A1=B1时,输出才为高电平1:

不等比较器

可判断大小的比较器,意味着有三种输出A>B、A=B、A<B。

以2个2位待比较数为例:A1A0和B1B0。

思路:

  1. 三种情况可仅设计两种情况,当已存在的两种情况都不满足时则为剩下的的那种情况(下面选择设计“A>B”和“A=B”的情况,均不满足时则为“A<B”,用“负与门”来输出“A<B”
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值