8086 总线操作时序

• 总线周期：CPU完成一次访问存储器或I/O端口的时间。

一个总线周期一般需要4个时钟周期。

• 指令周期：执行一条指令的时间。

由于每条指令的长度不同，一个指令周期可以由一个或几个总线周期组成。

• 时钟周期/T周期/T状态：时钟频率的倒数。CPU最小的动作单元。

---

1. 最小模式下的读/写总线周期

(1) 读总线周期

（1）$T_1$状态 ：

（2）$T_2$状态 ：

（3）$T_3$状态 ：

（4）$T_4$状态 ：数据信号和状态信号等还在总线上维持一段时间。到$T_4$状态地后半周期，数据从数据总线上撤出，各控制和状态线进入无效状态，$\overline{DEN}$无效，禁止收发数据。

(2) 写总线周期

（1）$T_1$状态 ：先使$M/\overline{IO}$有效，指出CPU是把数据写入存储器还是I/O端口。再在$A_{19}/S_6\sim A_{16}/S_3$、$A{D}_{15}\sim A{D}_0$、$\overline{BHE}/S_7$ 线上，传送20位地址信号和$\overline{BHE}$信号，接着锁存信号ALE有效，将地址信号和$\overline{BHE}$信号锁存。$DT/\overline{R}$ 变成高电平。

（2）$T_2$状态 ：撤销地址信号，在地址/状态线和$\overline{BJE}/S_7$上传送状态信号。地址信号输出并所存后，CPU立即通过$A{D}_{15}\sim A{D}_0$向缓冲器发送数据，并一直保持到$T_4$状态的中间，以保证数据能可靠地写入存储单元或I/O端口中。
$T_2$ 状态还使写信号$\overline{WR}$有效，$\overline{DEN}$有效，允许缓冲器74LS245向外发送数据，经数据总线$D_{15}\sim D_0$将数据写入存储器或I/O端口。

（3）$T_3$状态 ：CPU采样READY线，决定是否要插入等待周期$T_W$。

（4）$T_4$状态 ：从总线上撤销数据，各控制信号和状态信号变成无效，$\overline{DEN}$变成高电平，禁止收发数据。

2. 最大模式下的读/写总线周期

(1) 读总线周期

(2) 写总线周期