PYNQ-Z2使用Vitis2020新建工程

最新推荐文章于 2024-09-11 21:41:45 发布
最新推荐文章于 2024-09-11 21:41:45 发布
阅读量2.3k 收藏 27
点赞数 4
分类专栏： FPGA学习 文章标签： fpga 硬件工程 fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_42464527/article/details/120399497
版权
PYNQ-Z2使用Vitis2020.2新建PS端开发工程
  • 软件版本：Vitis2020.2开发套件
  • PYNQ开发包资料:密码:l4gl
  • 将PYNQ-Z2资料包Board_File中的PYNQ-Z2文件夹复制到Vitis安装目录下Vivado\2020.2\data\boards\board_files,这样在创建工程时可以快速选择板卡文件

1、安装Vitis,打开vivado,左上角依次点击File–>project–>New,然后点击next,依次输入工程名,和存放的路径,如果勾选Create project subdirectory,那么会自动在刚才选择的存放路径下新建一个文件夹存放新的工程.

在这里插入图片描述

下一步选择RTL Project

在这里插入图片描述

然后一直点击next,这里让你选择你的芯片型号(如果你是其他的板子,直接选相应的型号就是了),我们直接点击Boards,选择我们导入的PYNQ-Z2板子(是因为我们前面将pynq-z2的board file复制到了相应的路径里,所以在这路可以直接选择)

在这里插入图片描述

然后点击next,在这里我们可以看见我们所操作的全部信息,以及芯片的具体型号

在这里插入图片描述

点击Finish,等待工程的创建.创建完成后如下:

在这里插入图片描述

点击Creat Block Design,我们创建一个zynq的ip核,直接点击ok.

在这里插入图片描述

点击+号

在这里插入图片描述

输入zynq,点击 ZYNQ7

在这里插入图片描述

直接点击Run Block Automation,这里注意Apply Board Preset一定要打钩,这样我们前面复制的board file会自动将ddr,时钟等基本配置给设置好,就不用一个一个要我们去设置了.然后点击ok

在这里插入图片描述

在这里插入图片描述

就会得到如下所示:

在这里插入图片描述

我们将方框中的时钟连接起来.,并点击图中的方框钩,验证电路完整性

在这里插入图片描述

在左边的Sources栏中,右键我们创建的ip,点击Creat HDL Wrapper

在这里插入图片描述

保持默认,点击ok.这样我们顶层的Verilog模块就出来了,可以看见有个.v文件

在这里插入图片描述

再次右键我们的模块,点击Generate Output Products,

在这里插入图片描述

选择Global,–>Generate 等待…

在这里插入图片描述

创建成功

在这里插入图片描述

左上角,依次File–>Export–>Export HardWare,一直保持默认点击下去,并Finish.这样我们Vivado的工作就做完啦.

现在启动Vitis,在工具栏中选择Tools–>Launch Vitis IDE

在这里插入图片描述

选择一个路径作为你的work space,点击launch.

在这里插入图片描述

进入Vitis的主界面

在这里插入图片描述

左上角File–>New–>Platform Project

在这里插入图片描述

输入Platform的工程名,点击next,在这里我们选择我们之前在Vivado中导出的xsa文件,选择完成Finish.这样Platform创建完成.

在这里插入图片描述

右键Platform Project,点击Build Projet,我们编译一下

在这里插入图片描述

接下来创建应用开发工程,他必须是依托platform创建,左上角File–>New–>Application Project

在这里插入图片描述

一路一直next下去,该输入的就输入名字,我们选择一个hello world工程.Finish,然后就创建完毕啦.

在这里插入图片描述

在左边src文件夹下我们可以看见源码

在这里插入图片描述

我们依然需要Build一下

在这里插入图片描述

开发板上电,跳冒接到JTAG,在工具栏中选择window–>show View,我们创建一个串口终端.方便接收打印输出.

在这里插入图片描述

选择Terminal

在这里插入图片描述

右下角多出一个窗口,我们点击2,新建一个终端

在这里插入图片描述

在这里插入图片描述

连接成功

在这里插入图片描述

我们运行一下,右键工程,选择run

在这里插入图片描述

输出了Hello world,整个工程创建成功.

在这里插入图片描述

翻斗花园二号楼1001室
关注
专栏目录
Vivado2020.1 vitis使用：创建hello world项目
m0_49968063的博客
07-07 3691
之前网上的教程都是基于Vivado2018的，后来接手一个未完工的项目，是使用Vivado2020.1创建的，非常尴尬，只能打开，不能编辑。安装完，又发现之前熟悉的SDK怎么不见了，一番折腾之后原来是xilinx公司改变的策略，把PL与PS的开发直接分开了，一言难尽，还是按照老套路来干吧。18、ZYNQ的最小系统需要一个DDR，看你的硬件用的是什么DDR就选哪个，在DDR Configuration栏去配置，注意数据宽度，硬件上设计的是多少就选多少16bit和32bit可选。配置完就可以点OK了。
xilinx 暑期学校学习笔记(Day 6) Vitis及PYNQ-Z2上的Canny边缘提取
战斗果冻的训练中心
07-25 2083
VITIS 基本地位 其地位相当于是系统内核，将底层的平台硬件抽象，将AI模型部署到DPU上。 优化器 神经网络的裁剪，将权重为0 的连接去除。 支持Caffe,Darknet,TensorFlow 量化器 权重和激活量化成8bit 支持校准 支持Caffe,TensorFlow,Pytorch(Q1,2020) 有GPU和CPU版本 量化后的精度下降一般在1%以下。 编译器 将量化后的神经网络编译成DPU能识别的东西 分析器 对生成后每层网络的性能等数据进行分析。 Runtime ...
Vitis中建立空工程
m0_51426340的博客
06-20 307
Vitis 空工程
初用vitis2024.1之Hello world
m0_69825800的博客
09-11 1753
vitis2024.1的使用
【Xilinx】开发环境（七）- vitis开发环境-开发工程构建
顶级小学生
04-06 3785
Xilinx开发，ARM开发，嵌入式，Linux开发
【教程】Xilinx Vivado/Vitis 2020.1创建最简单的MicroBlaze工程运行Hello World C语言程序（不使用外部DDR3内存），并固化到SPI Flash
ZLK1214的专栏
12-27 1万+
本教程以米联客XC7A35T FGG484-2开发板为例，详细讲解一下用Xilinx Vivado 2020.1创建MicroBlaze软核工程，然后再用Xilinx Vitis 2020.1建立Hello World C程序工程的完整操作步骤。最后程序运行起来后，还要在Vitis里面将程序固化到SPI Flash中，断电再开机后也能启动运行。 米联客开发板自带的那个PDF教程（名字叫Artix-7修炼秘籍）里面，讲MicroBlaze的时候用到了DDR3内存，最后C程序是跑在DDR3内存里面的。固化的时
no-OS Vitis工程创建
Allen__1532的博客
05-26 1800
完成Vivado中的HDL工程构建后，需要设置no-OS启动的软件工程。
pynq-z2上uart0的串口通信
m0_48094455的博客
08-27 3925
pynq-z2是一款PFGA的开发板，就是那个粉粉的板子，还挺贵。现在说如何使用它上面的uart０串口。 所需设备：
pynq-z2镜像文件下载
最新发布
10-24
对于PYNQ-Z2，这通常是`zynq-ultrascalemp-petalinux-vitis-<version>.tar.gz`这样的命名。 3. 下载完成后，你可能需要使用专用的工具，如Xilinx SDK或Vivado工具，来加载这个镜像到你的PYNQ-Z2板上。通常涉及到...
Xilinx Vitis 2020工程源目录修改
07-08
Xilinx Vitis可以做standalone程序开发,不过其工程中使用的路径为绝对路径。工程更换位置后编译将会显示错误。例如：源目录为D:/work,复制到同事电脑上放到C:/work(同事电脑只有一个C盘)。利用Vitis打开工程编译会有...
zcu104板卡pynq镜像v2.5.txt
01-07
zcu104板卡的pynq镜像文件，pynq版本为2.5，用于sd启动卡的烧写，对应zcu104板卡---only！！
course_s2_ALINX_ZYNQ(AX7010_AX7020)开发平台Vitis应用教程V1.02.pdf
04-19
黑金开发板的vitis教程，已经是最新版。xilinx已经将IDE独立化，学习ZYNQ也越来越成为FPGA学习的趋势了
Vivado+Vitis工程创建
qq_37442263的博客
10-23 6247
对于19年及之后的vivado+vitis开发，做一个新建工程的记录
vitis 2023.2 使用教程，创建项目步骤
本人声明：一切文章博客均可随意转载，全部开源！只要对您有小小的帮助即可。
06-28 1082
vitis 2023更新了IDE，看起来像是集成了老板vitis 以及 vscode的内核的感觉，然后这里首先教一下如何从打开到创建hello world项目。选择刚刚的文件夹，然后点击“Create Platform Component” 选择刚刚的.xsa，之后 即可。然后创建一个文件夹 命名为workspace，再打开vitis 2023.2。首先，要从vivado中export .xsa文件。
基于Vitis-AI 3.0的DPU平台搭建的基本流程、环境搭建步骤以及工程建立方法，演示并搭建平台
weixin_47144461的博客
05-28 3153
本说明文档将阐述基于Vitis-AI 3.0的DPU平台搭建的基本流程、环境搭建步骤以及工程建立方法，演示并搭建平台，为后续的开发提供参考。
vivado/vitis2020.2安装下载教程（适用于2019后版本）
热门推荐
小杨笔记
07-04 3万+
7.选择安装路径，系统默认是安装在C盘，这里不建议安装在C盘，可以自行选择安装在其他盘，注意安装路径上不要含有中文和特殊字符！5.如果磁盘空间足够大可选择全部安装组件，也可根据自己需求进行选择，可以看到所需要的空间为96.56GB，然后点击【Next】继续下一步安装，如下图所示。3.提示下载最新的版本，不要下载，点击【Continue】，如果没弹出来这个就不管，然后点击【next】。4.选择安装工具，选择安装完全体【vitis】，继续下一步安装，然后点击【next】，如下图所示。
Linux 下安装vitis 2020.1
liubaosen的专栏
10-13 4198
Windows下综合demo rdf0428-zcu106-vcu-hdmi-roi-2020-1失败。尝试了多次，未能解决问题。于是尝试在Linux下安装vitis。 按照文档ug1250 在这里下载，https://www.xilinx.com/member/forms/download/xef.html?filename=Xilinx_Unified_2020.1_0602_1208_Lin64.bin 然而并不是一切顺利 报错 Exception in thread "SPLASH_LOA
Ubuntu20.04安装Vitis2020.1采坑记录
laonafahaodange的博客
09-20 2847
主要是两个坑，一个是执行安装命令后弹出提示，大概意思是当前安装的版本所支持的系统中没有ubuntu20.04，但是仍然可以安装。点击确定后无反应，终端提示 ./xsetup Exception in thread "SPLASH_LOAD_MESSAGE" java.lang.IllegalStateException: no splash screen available at java.desktop/java.awt.SplashScreen.checkVisible(Unknown Source)
Vitis2023 嵌入式开发
m0_46087051的博客
05-13 627
新建一个 vitis_unified_ide2023 空文件夹作为工作空间，打开vitis。展开FLOW界面，点击Build编译。等待解析XSA文件，然后下一步。根据XSA文件创建平台组件。
vivado 2019.02 vitis新建工程
09-22
要在Vivado 2019.02中使用Vitis创建新工程，您可以按照以下步骤进行操作： 1. 打开Vivado 2019.02工具，并选择"Open Example Project" -> "Next"。 2. 选择适合您的设备的基本平台，比如"Base Zynq" -> "Next"。 3. 输入工程名称和保存目录位置，然后点击"Next"。 4. 选择您的开发板型号，比如zc702，然后点击"Next"。 5. 点击"Finish"完成工程建立。 6. 在新建工程状态下，可以配置PS端的连接状态。如果不需要配置，请直接进行综合和布局布线。 7. 点击"Generate Bitstream"进行综合和布局布线。 8. 综合和布局布线完成后，导出*.xdc板级描述文件和*.bit FPGA文件。 9. 现在您就可以使用Vitis来创建新工程了。 希望这个回答对您有帮助！如果您还有其他问题，请随时提问。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值