封装 电流密度 重布线_具有周边硅通孔的晶圆级芯片封装有限元分析

共读好书

---

罗宁 陈精一 许庭生

摘要：

针对外围分布着硅通孔的晶圆级芯片封装结构，利用有限元分析软件ANSYS 建立全局模型与次模型，在温度循环试验规范条件下将封装体与硅通孔结构分开进行仿真与探讨。了解模型受到温度载荷所产生的热力学行为。研究发现封装体在经历温度循环试验后所产生的位移呈现圆形对称分布，结构在高温时向外翘曲，在低温时向内弯曲；重布线层在与锡球交界处会产生明显的应力集中。硅通孔结构中铜垫片越接近开孔所受应力越大；硅通孔结构的重布线层部分， 应力集中在转角处以及靠近钝化保护层交界处。

1 前言

在通讯与便携式电子产品小型化的需求下，新一代封装技术纷纷被提出与采用。晶圆级芯片封装( WLCSP)是集成电路板( IC)封装中的一种方式，能够明显缩小模块尺寸，符合移动设备对于机体空间的高密度需求，且在能效的表现上提升了数据传输的速度与稳定性，具有广泛的应用前景。硅通孔( TSV)技术可实现芯片与芯片间垂直叠层互连，无需引线键合，是实现多功能、高性能、高可靠的半导体系统级封装的有效途径之一。封装组件在制造与使用过程中会受到各种不同的负载，如温度、湿度甚至是冲击与震动等，并容易因这些负载而失效，产品质量稳定性也会受到很大的影响。为了解封装结构承受温度负载所产生的热力学行为，有限元法是常用的方法之一。聂磊等建立了硅通孔的有限元模型，通过温度分布云图，分析了TSV层上指定路径的温度分布变化规律，为内部缺陷的识别和检测提供了帮助。牛利刚等利用有限元软件，分析了WLCSP器件中各个尺寸参数对其热应力及翘曲变形的影响。韩立帅等基于封装有限元模型，对模型中微尺度芯片级封装(CSP)焊点在随机振动载荷条件下进行有限元分析，获得了CSP焊点应力应变分布情况并对焊点的结构进行了优化。于思佳等利用ANSYS 软件，对3D 堆叠封装的TSV 模型进行了电-热-结构耦合分析，研究了不同参数对TSV 的电流密度、温度场及热应力分布的影响。杨静以某TSV硅转接板封装结构为对象，采用有限元方法开展了封装、服役过程中应力应变特性和热疲劳寿命研究。李明荣、Han、Huang等也进行了相关的研究。本文以一种具有周边硅通孔的晶圆级芯片封装组件为研究对象，使用有限元分析软件ANSYS建立三维全局模型与次模型，将大尺寸结构与小尺寸结构分开进行仿真，试验条件为JEDEC固态技术协会所制定的温度循环试验规范，完成模拟后对封装体、硅通孔结构等所产生的应力、应变进行了探讨。

2 有限元仿真

2.1 封装体几何结构

本研究所要探讨的晶圆级芯片封装组件为矩形，尺寸为6.534mm×5.724mm(长×宽)。在封装体周围有数个硅通孔结构。封装体的剖视图如图1 所示。锡球与芯片端的设计为阻焊模绿漆设计，锡球与印制电路板( PCB )端的设计为无阻焊模绿漆设计。图2为TSV结构分布图，图中分布在矩形框周边的矩形点即为硅通孔。硅通孔结构示意图如图3 所示。

2.2 有限元模型建立

2.2.1 全局模型

根据封装体真实尺寸建立全局模型，并依照结构组成输入相关材料参数。硅通孔结构由于尺寸较小且分布于封装体外围，故采用等效体积方式建立，使用混合体积比例叠加方式求取等效材料特性，在不同单元分界面处采用建立接触单元的方式解决网格单元不连续的问题，有限元全局模型剖面图如图4所示。

2.2.2 次模型

建立结构详细的硅通孔结构次模型，如图5 所示。由于硅通孔结构分布于封装体的左右以及下侧(如图2 所示)，因此建立完成的次模型为U 字形放置。在模型中由于4片铜垫厚度非常薄(不足1μm)，因此将4片铜垫视作一片建立模型，为了解4 片铜垫之间的应力应变分布状态，在次模型仿真完成后选出承受最大应力的铜垫，依照其位置再建立一个次模型进行铜垫的仿真，同时将单元密度增加以求取更加精确的结果。

2.3 负载及边界条件

负载条件依照JEDEC 固态技术协会所制定的温度循环试验规范(TCT)中的Condition-N[12]进行设定，条件为低温-40℃至高温85℃，每个温度循环周期为60 min，分为5 个步骤，本研究中一共进行3 个循环，温度时间关系如图6 所示。

图7 为全局模型边界条件示意图，为使其受力与变形能够趋近于真实状态，在模型中心最下方限制所有位移自由度为零。

3 结果与讨论

3.1 全局模型有限元分析

经过3 次温度循环仿真试验后得到全局模型封装体的热力学分析结果。图8 为全局模型等效位移示意图，其分布为圆形对称分布，最大值为0.001 mm，发生于左下角。图9~11 分别为全局模型X 方向、Y 方向和Z 方向位移示意图。由图可知封装体的位移离中心点越远所产生的位移越大，封装体下端印制电路板的位移大于上端芯片的位移。

图12 为封装体在高温85 ℃时的等效位移图，由图可知高温时产生的最大位移值为0.008 mm，发生最大位移点为芯片边缘处。图13 为封装体在低温-40℃时的等效位移图，最大位移值为0.011 mm，最大位移点同样为芯片边缘处。对比图12、13 可知封装体在低温时会产生较大的位移，另外观察结构翘曲行为可以发现，在高温85℃时封装体结构因高温膨胀使得芯片向外产生弯曲；在低温-40℃时因为低温收缩使得芯片向内产生弯曲。推测这样的翘曲模式是受到钝化保护层膨胀与收缩的影响， 由于钝化保护层热膨胀系数高于其他材料，在高温时产生较大的膨胀现象推挤相邻结构，而在低温收缩时也产生较大的收缩量拉扯相邻结构。

图14 为重布线层在高温状态时的等效应力图，最大应力值为149.817 MPa， 产生最大应力集中位置靠近右上方。通过对产生最大应力位置的重布线层与锡球进行研究，发现在重布线层边缘以及重布线层与锡球相接位置产生明显的应力集中现象。图15为重布线层在低温状态时的等效应力图，最大值为184.826 MPa，最大应力位置发生于右下方。通过对比发现，与高温时相同，较大应力产生在边缘处，而与锡球相接位置处的应力值较小一些。图16 为破坏试验结果与仿真结果比较图，可以发现在重布线层与锡球相接处有较大应力，破坏试验后在该处确实发生了破裂现象。

3.2 次模型有限元分析

图17、18 分别为铜垫在高温85 ℃和低温-40℃时最大应力发生位置示意图，由图可知最大应力位置相同，以此位置作为第二次模型的位置基准点。推测最大应力发生于此的原因为：封装体为矩形，4 个角落会产生较大的应力应变，因此铜垫越接近4 个角落所受到应力也越大，而硅通孔结构主要分布于封装体下端以及右侧，结构之间较接近，应力可以稍稍平均分摊，左侧的硅通孔中有2 个单独分布于左上角，受到的应力较大，同时四周并无较接近的结构可以分担应力，因此最大应力发生于这2 个铜垫之中。

图19、20 分别为模型在高温85 ℃和低温-40 ℃时等效应力分布剖面图，由图可以看出在整个硅通孔结构中铜垫有较大的应力集中现象，而低温-40℃时在钝化保护层未填满的空洞部分会有较大的应力集中，推测为低温收缩时材料向空洞收缩所造成。

图21 为铜垫在高温85℃与低温-40 ℃状态时的等效应力分布图，高低温时产生的最大等效应力都接近190 MPa 左右，铜垫越接近硅通孔开孔越会产生较大应力，而与重布线层重叠区域应力较小，在最接近开孔的铜垫与重布线层相接的边缘上产生明显的应力集中。高低温状态时铜垫等角视图如图22、23 所示，透明区域为将重布线层材料进行透明化之后的模型，在重布线层与铜垫交界处产生应力集中。

重布线层材料在次模型中形状类似漏斗状，为方便了解重布线层所产生的应力结果，将模型剖成一半来检视。图24为高温85℃时重布线层产生的应力分布图，产生最大应力为154.803 MPa，从图中可以得知在高温时会有2处产生较大应力集中状况：一处是靠近底部变弯处，如图24(a)所示；另一处是空洞中接近钝化保护层覆盖的部分，为了容易分辨出钝化保护层与重布线层的交界，将钝化保护层材料部分进行透明化，如图24 (b)所示。

图25为低温-40℃时重布线层产生的应力分布图，最大应力为171.121 MPa，与高温状态时相似，在靠近底部变弯处以及钝化保护层与重布线层交界处会产生较大应力。比较高温状态与低温状态所产生的应力分布，可发现在高温时底部变弯处会产生较大的应力；低温状态则相反，钝化保护层与重布线层交界处会产生较大应力。

4 结论

为了满足电子产品的多功能与高性能，组件不断朝着微小化与高引出端数方向发展，封装方法也发展出晶圆级芯片尺寸封装等新一代技术以符合组件的需求。本研究探讨一个外围分布着数个硅通孔的晶圆级芯片尺寸封装体结构。采用完整全局模型与次模型方式建立有限元模型，对温度循环试验条件下封装体、硅通孔结构的应力、应变进行模拟，得到以下几点结论：

(1)经过3次循环测试后，封装体在位移上以中心为基准呈现圆形对称分布，离中心越远产生的位移越大；较高温时，封装体在低温时产生更大位移，由于钝化保护层热膨胀系数高于其他材料，高温时向外弯曲、低温时向内弯曲。

(2) 重布线层在高温与低温状态时于边缘以及锡球相接处会发生应力集中，而在低温时锡球和重布线层相接处的应力集中没有高温时明显。将模拟结果与破坏试验结果相比较，发现在重布线层与锡球相接处有破裂状况发生。

(3) 离封装体中心远的硅通孔会产生较大的应力，而结构中接近开孔凹槽处的铜垫会产生更大的应力集中。重布线层则在底部弯处以及与钝化保护层重叠处会产生较明显的应力集中现象。