微型计算机如果画全译码图,微机原理课件第四章 存储器.ppt

微机原理课件第四章 存储器.ppt

(77页)

本资源提供全文预览，点击全文预览即可全文预览,如果喜欢文档就下载吧，查找使用更方便哦！

19.90 积分

半导体存储器及其接口第 4 章本章主要内容半导体存储完全半导体存储器接口的基本技术16位和32位系统中的内存储器接口1、概述 微机系统中，整个存储器体系采用层次化结构。 CPU寄存器组 Cache内部存储器(DRAM SRAM)辅助存储器(软盘、硬盘、光盘)片内片外CPU芯片中主机系统中外部设备一、半导体存储器(1)、三个主要参数容量： 一定容量的存储器由多块芯片构成 为适应不同字长计算机的需要，存储芯片的单元宽度可能不同，通常表示为： 芯片容量=单元数×单元宽度 尽管微机字长已达64位，但所有存储器仍以字节为组织单位 例如：Intel 2114容量为1k 4位/片一、半导体存储器速度： 从CPU给出有效的存储器地址到存储器给出有效数据所需要的时间 芯片的存取速度最好与CPU时序相匹配。可靠性用平均故障间隔时间MTBF来衡量存取速度超高速存储器300ns1、概述(1)、三个主要参数一、半导体存储器(2).存储芯片的内部结构地址寄存地址译码存储体控制电路AB数据寄存读写电路DBOEWECS① 存储体存储器芯片的主要部分，用来存储信息② 地址译码电路根据输入的地址编码来选中芯片内某个特定的存储单元 ③ 片选和读写控制逻辑选中存储芯片，控制读写操作一、半导体存储器① 存储体每个存储单元具有一个唯一的地址，可存储1位(位片结构)或多位(字片结构)二进制数据存储容量与地址、数据线个数有关：芯片的存储容量＝2M×N＝存储单元数×存储单元的位数 M：芯片的地址线根数 N：芯片的数据线根数 示例一、概述② 地址译码电路译码器A5A4A3A2A1A06301存储单元64个单元行译码A2A1A0710列译码A3A4A501764个单元单译码双译码单译码结构双译码结构双译码可简化芯片设计主要采用的译码结构一、半导体存储器③ 片选和读写控制逻辑片选端CS*或CE*有效时，可以对该芯片进行读写操作输出OE*控制读操作。有效时，芯片内数据输出该控制端对应系统的读控制线写WE*控制写操作。有效时，数据进入芯片中该控制端对应系统的写控制线一、半导体存储器3、存储器基本分类 按使用方式：内存：由CPU通过AB直接寻址 容量小、速度快 常用于存储工作程序及数据 一般所讲的存储器即指内存 外存：由CPU当作外设处理 容量大、速度慢 常用于存储备用程序及数据，如硬、光盘等 高速缓存：CACHE 容量很小、速度很快 常用于存储频繁使用的程序或数据 存在于微机中的各个环节一、半导体存储器按使用功能：RAM：Random Access Memory 可读写、易失性 用于存放经常变化的数据及动态加载的程序，如PC机的内存条 又分静态SRAM、动态DRAM二类 ROM：Read Only Memory 只读、非易失性 用于存放固定不变的信息，如BIOS、监控程序等 又分掩膜ROM、PROM、EPROM、EEPROM、FLASH等多种类型 一、半导体存储器按构成存储器的器件和存储介质分：磁芯存储器半导体存储器光电存储器磁表面存储器光盘存储器双极型：由TTL电路制成的存储器单极型：用MOS电路制成的存储器一、半导体存储器2、随机存取存储器静态RAMSRAM 2114SRAM 6264动态RAMDRAM 4116DRAM 2164一、半导体存储器1、静态RAMSRAM的基本存储单元是触发器电路每个基本存储单元存储二进制数一位许多个基本存储单元形成行列存储矩阵SRAM一般采用“字结构”存储矩阵：每个存储单元存放多位(4、8、16等)每个存储单元具有一个地址一、半导体存储器静态基本存储电路：以触发器为基础 状态稳定，只要不掉电，就能保持信息 由6个半导体管构成，1. 双稳态触发器2. 写数据T5、T6：控制管(1)选择线高电平(2)I/O=1，I/O=0则A= B=10则T5、T6：导通六管静态RAM存储电路2、随机存取存储器静态基本存储电路：以触发器为基础 状态稳定，只要不掉电，就能保持信息 由6个半导体管构成，六管静态RAM存储电路1. 双稳态触发器2. 写数据3. 读数据(1)选择线高电平则T5、T6：导通(2)I/O A，I/O B2、随机存取存储器SRAM芯片2114存储容量为1024×418个引脚：10根地址线A9～A04根数据线I/O4～I/O1片选CS*读写WE*123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WE*A6A5A4A3A0A1A2CS*GND功能RAM典型产品介绍2、随机存取存储器SRAM 2114的读周期数据地址TCXTODTTOHATRCTATCODOUTWECSTA读取时间从读取命令发出到数据稳定出现的时间给出地址到数据出现在外部总线上TRC读取周期两次读取存储器所允许的最小时间间隔有效地址维持的时间2、随机存取存储器SRAM 2114的写周期TWCTWRTAW数据地址TDTWTWDOUT DINTDWTDHWECSTW写入时间从写入命令发出到数据进入存储单元的时间写信号有效时间TWC写入周期两次写入存储器所允许的最小时间间隔有效地址维持的时间2、随机存取存储器SRAM芯片6264存储容量为8K×828个引脚：13根地址线A12～A08根数据线D7～D0片选CS1*、CS2读写WE*、OE*功能+5VWE*CS2A8A9A11OE*A10CS1*D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND123456789101112131428272625242322212019181716152、随机存取存储器2、动态RAMDRAM的基本存储单元是单个场效应管及其极间电容必须配备“读出再生放大电路”进行刷新每次同时对一行的存储单元进行刷新每个基本存储单元存储二进制数一位许多个基本存储单元形成行列存储矩阵DRAM一般采用“位结构”存储体：每个存储单元存放一位需要8个存储芯片构成一个字节单元每个字节存储单元具有一个地址2、随机存取存储器动态基本存储电路：以电容为基础 因电容漏电,为保持信息不变，需定时刷新 可由1个半导体管构成单管动态存储电路2.电容漏电现象：刷新3. 写数据(1)行、列选择线高电平(2)数据输入/输出线高电平电容C充电，为高电平。(3)数据输入/输出线低电平电容C放电，为低电平。1.信息存放：电容C2、随机存取存储器动态基本存储电路：以电容为基础 因电容漏电,为保持信息不变，需定时刷新 可由1个半导体管构成单管动态存储电路1.信息存放：电容C2.电容漏电现象：刷新。省略部分。存储芯片与CPU总线时序的配合CPU能否与存储器的存取速度相配合二、半导体存储器接口的基本技术1.总线驱动CPU的总线驱动能力有限单向传送的地址和控制总线，可采用三态锁存器和三态单向驱动器等来加以锁存和驱动双向传送的数据总线，可以采用三态双向驱动器来加以驱动二、半导体存储器接口的基本技术2.时序配合分析存储器的存取速度是否满足CPU总线时序的要求如果不能满足：考虑更换芯片总线周期中插入等待状态TW切记：时序配合是连接中的难点二、半导体存储器接口的基本技术1、8086的16位存储器接口两种译码方法独立的存储体译码器每个存储体用一个译码器；缺点：电路复杂，使用器件多。独立的存储体写选通译码器共用，但为每个存储体产生独立的写控制信号-但无需为每个存储体产生独立的读信号，因为8086每次仅读1个字节。对于字，8086会连续读2次。电路简单，节省器件。三、16位和32位系统中的内存储器接口 (1)独立的存储体译码器D15-D8D7-D0高位存储体(奇数地址)低位存储体(偶数地址)A16-A1A15-A0A15-A0D7-D0D7-D064KB×8片64KB×8片CS#Y0#Y7#Y0#Y7#CBAA19A18A17CBAA19A18A17CS#G1G2A#G2B#G1G2A#G2B#OE#WE#OE#WE#MEMR#MEMW#BHE#A0VccVcc注意这些信号线的连接方法MEMW#信号同时有效，但只有一个存储体被选中三、16位和32位系统中的内存储器接口 (2)独立的存储体写选通D15-D8D7-D0高位存储体(奇数地址)低位存储体(偶数地址)A16-A1A15-A0A15-A0D7-D0D7-D064KB×8片64KB×8片CS#Y0#Y7#CBAA19A18A17CS#G1G2A#G2B#OE#WE#OE#WE#MEMR#BHE#A0VccGNDMEMW#≥1≥1每个存储体用不同的写控制信号三、16位和32位系统中的内存储器接口 8086读写16位数据的特点：读16位数据时会读两次，每次8位。读高字节时BHE=0，A0=1；读低字节时BHE=1，A0=0每次只使用数据线的一半：D15-D8 或 D7-D0写16位数据时一次写入。BHE和A0同时为0同时使用全部数据线D15～D0●80486CPU有32位数据线—→4个8位的存体 ★486四个存储体的选择信号：BE0 ～ BE3● Pentium有8个存储体的体选信号： BE0～BE7三、16位和32位系统中的内存储器接口 32位微机系统中的内存储器接口32位地址总线可寻址4GB物理地址空间，范围为0～FFFFFFFFH， 有4个存储体,每个存储体为1GB.FFFFFFFFFFFFFFFBFFFFFFFEFFFFFFFAFFFFFFFDFFFFFFF9FFFFFFFCFFFFFFF8存储体3(最高 字节)存储体2(次高 字节)存储体1(次低 字节)存储体0(最低 字节)01234567BE3BE2BE1BE0D31~D24D23~D16D15~D8D7~D0A31~A2SRAM 2114的功能工作方式CS*WE*I/O4～I/O1未选中读操作写操作100×10高阻输出输入SRAM 6264的功能工作方式CS1*CS2WE*OE*D7～D0未选中未选中读操作写操作1×00×011××10××01高阻高阻输出输入EPROM 2716的功能工作方式CE*/PGMOE*VCCVPPDO7～DO0待用1×＋5V＋5V高阻读出00＋5V＋5V输出读出禁止01＋5V＋5V高阻编程写入正脉冲1＋5V＋25V输入编程校验00＋5V＋25V输出编程禁止01＋5V＋25V高阻EPROM 2764的功能工作方式CE*OE*PGM*A9VPPDO7～DO0读出001×＋5V输出读出禁止011×＋5V高阻待用1×××＋5V高阻Intel标识00＋12V1＋5V输出编码标准编程01负脉冲×＋25V输入Intel编程01负脉冲×＋25V输入编程校验001×＋25V输出编程禁止1×××＋25V高阻EEPROM 2817A的功能工作方式CE*OE*WE*RDY/BUSY*I/O7～I/O0读出维持字节写入0100×11×0高阻高阻0输出高阻输入EEPROM 2864A的功能工作方式CE*OE*WE*I/O7～I/O0读出维持写入数据查询01000×101×负脉冲1输出高阻输入输出存储芯片的字扩充门电路译码A1A0F0 F1 F2 F3A19A18A17A16A15(b)(a)A0Y0Y1Y译码器74LS13812345678910111213141516ABCE1E2E3Y7GNDY6Y5Y4Y3Y2Y1Y0Vcc74LS138引脚图Y0Y1Y2Y3Y4Y5Y6Y7E3E2E1CBA74LS138原理图功能连接74LS138连接示例E3E2E1CBAY0Y1Y2Y3Y4Y5Y6Y774LS138＋5VA19A18A17A16A1574LS138功能表片选输入编码输入输出E3 E2* E1*C B AY7* ~ Y0*1 0 00 0 011111110(仅Y0*有效)0 0 111111101(仅Y1*有效)0 1 011111011(仅Y2*有效)0 1 111110111(仅Y3*有效)1 0 011101111(仅Y4*有效)1 0 111011111(仅Y5*有效)1 1 010111111(仅Y6*有效)1 1 101111111(仅Y7*有效)非上述情况×××11111111(全无效)1. 微型计算机中常用的半导体存储器有哪些？各有何特点？分别适用于哪些场合？2. 半导体存储器的主要性能指标有哪些？3. 静态RAM和动态RAM的主要区别和优缺点是什么？它们在微机系统中是如何应用的？4. 术语“非易失性存储器”是什么意思？SDRAM、DRAM、ROM、PROM和EPROM、EEPROM、Flash Memory等哪些是非易失性存储器？习 题5. 下列RAM芯片，在理论上其地址线和双向数据线各有多少根？用它组成一个64KB的存储器系统，共需要几片？ (1)1K×4位 (2)2K×8位的存储器芯片 (3)8K×8位 (4)64K×1位的存储器芯片6. 在半导体存储器与CPU系统的连接中，采用部分译码法和全译码法对存储系统有何影响？7.一台8086微机系统，需16K×8位存储器系统，其中ROM 为8KB，RAM为8KB，地址空间从0000H开始连续编地址，要求低8KB地址空间为ROM，高8KB地址空间为RAM。若ROM选用2716，RAM选用2114，试设计并画出存储器结构图。 关 键 词： 第四 微机 存储器 原理

 天天文库所有资源均是用户自行上传分享，仅供网友学习交流，未经上传用户书面授权，请勿作他用。