再美有我美吗-CSDN博客

原创 Verilog编程基础练习

答：在Verilog代码设计的3-8译码器模块中，输出信号需要定义为reg类型而不是默认的wire类型。这是因为reg类型可以存储值，而wire类型只能传递值。在3-8译码器中，输出信号需要存储一个值，以便将其传递到下一个模块中。因此，需要使用reg类型来存储输出信号的值。如果将输出信号定义为wire类型，则无法存储值，因此无法传递到下一个模块中。如果将输出信号定义为wire类型，会导致编译错误。因为在3-8译码器中，输出信号需要存储一个值，而wire类型无法存储值，因此无法满足这个要求。

2023-12-17 19:34:18 793 1

原创 RS触发器与D触发器的电路仿真与硬件实现

不管触发器原来是什么状态，基本RS触发器在/R=1,/S=1时，总保持原来的状态不变。若输入端/R，/S 悬空，可认为加入高电平，即/R=1，/S=1。而且，当 /R,/S的低电平触发信号消失后，Q与/Q的状态保持是不确定的。此时，因 /R=0，G1的输出 /Q=1，而G2的两个输入端/S，/Q全为1，则输出Q=0。对于边沿D触发器，由于在CP=1期间电路具有维持阻塞作用，所以在CP=1期间，D端的数据状态变化，不会影响触发器的输出状态。（1）/R=1， /S=1，触发器保持原来的状态不变。

2023-11-16 18:40:40 1370 1

原创编码器与译码器的电路设计及Multisim软件仿真

因为 74LS138 的输入端是高电平有效，故在中间接入反相器使 0 和 1 的位置对应，对整个电路而言，输出端反应了输入端优先级最高的输入信号。译码器（Decoder）的作用正好与编码器相反，是将一个N位二进制代码（N个输入信号）转译为2的n次方个输出的高/低电平信号(或者另一种代码)。编码器（Encoder）的逻辑功能是将2的n次方个输入信号的高/低电平信号编成一个对应的n位二进制代码。绘制好后，发现没有电源，那电路该如何运行呢，需要放置电源，选择图中箭头所指的选项，如图所示;这样电路图就完成啦。

2023-11-14 23:53:49 2419 1

原创组合逻辑电路的分析与设计

卡诺图是逻辑函数的一种图形表示。一个逻辑函数的卡诺图就是将此函数的最小项表达式中的各最小项相应地填入一个方格图内，此方格图称为卡诺图。卡诺图的构造特点使卡诺图具有一个重要性质：可以从图形上直观地找出相邻最小项。两个相邻最小项可以合并为一个与项并消去一个变量。卡诺图的构造特点使卡诺图具有一个重要性质：可以从图形上直观地找出相邻最小项合并。合并的理论依据是并项定理AB+AB反=A。例如，根据定理AB+AB反=A和相邻最小项的定义，两个相邻最小项可以合并为一个与项并消去一个互反变量。

2023-10-29 14:46:22 224

原创基本逻辑门电路硬件验证与仿真分析

（1）在实操之前，我们可以先在logisim仿真软件上先进行实验，这样可以有效避免在实操中的失误。（2）具体实操时应当小心谨慎，确定线路连接无误后再打开电源，避免烧坏电路。

2023-10-21 18:51:13 87 1

原创安装Vmware及进行程序编译环境设置

通过这次练习，我学会了如何下载虚拟机Vmware以及如何进行虚拟机的基本配置，我深深地体会到了虚拟机的优点，通过上网学习，我逐渐掌握了虚拟机中的Ubuntu的常用命令以及vim的基本使用技巧，并且在win10系统下安装了Dev-c++及编写运行程序，经此一役，我也认识到我还有很多知识是我不甚了解的，我认为我还有很大的进步空间，我会在今后的学习中虚心进取，不求甚解。

2023-10-21 04:48:27 384 1

原创二进制数原码-反码和补码的数字电路

通过这次二进制数原码-反码和补码的数字电路实验，我们应当学会在Logsim中设计一个1bit半加器电路并且在完成1bit半加器电路基础上，实现一个1bit全加器电路，最后用Logsim设计实现一个4位二进制数的补码器电路，为日后学习电路打下坚实基础。

2023-10-21 00:40:02 83 1

m0_73982975的博客