数电回顾--

知识点记录 方便以后查阅
一、传统组合电路设计流程
1、确定输入输出信号
2 、罗列输入输出关系 （真值表）
3、优化逻辑电路（卡诺图或者逻辑定理优化）
4、用电路图表示出来 3、4步骤现在都用电脑软件来做了
5、用verilog代码描述出来（好吧 再学一种编程语言）

二、时序逻辑电路设计流程
1、确定输入输出信号
2 、确定状态个数及状态转移关系（难点 ）
3、简化状态图，状态分配
4、确定触发器类型，整理触发器之间关系
5、根据电路模型画出电路图

两种电路对比：

D触发器
d触发器由一个输入端、一个时钟线和两个输出端组成。

最后的输出取决于时钟线在高电平状态下D的输入值。在cp=1的时候，d的变化会随时引起触发器的触发。t1最后保存的还是0。例外情况：当D触发器有一个reset复位电路时，输出值则随复位电路变化，reset线会强行拉高或者拉低。