以下是 RTL (硬件描述语言) 的代码实现:
module seq_detect (a, b);
input a;
output b;
reg b;
reg [2:0] state;
parameter S0 = 3'b000, S1 = 3'b001, S2 = 3'b010, S3 = 3'b011;
parameter S4 = 3'b100, S5 = 3'b101, S6 = 3'b110, S7 = 3'b111;
always @ (a or state) begin
case (state)
S