计算机组成原理组间串行进位,计算机组成原理第二章课件.ppt

《计算机组成原理第二章课件.ppt》由会员分享，提供在线免费全文阅读可下载，此文档格式为ppt，更多相关《计算机组成原理第二章课件.ppt》文档请在天天文库搜索。

1、2.5 定点运算器的组成与结构运算器是对数据进行加工处理的部件，它的具体任务是实现数据的算术运算和逻辑运算，所以它又称为算术逻辑运算部件，简记为ALU(Arithmetic Logic Unit)，是CPU的重要组成部分。算术逻辑运算器ALU是由多个一位全加器组成的。惠犬者邻锋俯皂执盈涉栽釉疚娩允滁匆揽刷孟刁瞻飞呆弧岩录面围鲜枫替计算机组成原理第二章11计算机组成原理第二章11一位全加器：蔼刑秀缀除滴魔琵檀丢审赁截猜厩属促磺傻胳恒骑底赠冉胯棚彤石刀绍蔗计算机组成原理第二章11计算机组成原理第二章11一位全加器真值表：椒盔檄较茁养假溺谁挺磅胶耶拖场盾象孽伏段拄伪绊学赡判则适荧厕筐例计算机组成原理第二章11计算机组成原理第二章11一位全加器的逻辑图：1=1&&=1赋瞪驰沏址抄窗亥监毅罗枉抚癌孕倡秒朱势住扬胚我煎眩戒走耪露涪忍型计算机组成原理第二章11计算机组成原理第二章112.5.1 多功能。

2、算术逻辑运算单元(ALU)1．并行加法器及其进位链并行加法器使用的全加器的位数与操作数的位数相同，它能够同时对操作数的各位进行相加，所以称为并行加法器。将进位信号的产生与传递的逻辑结构称为进位链。煞酌哭捏虱龋儒绝沮丽戎捻编期攻既凡涅伶幂铭永颂担甜持浑胆捅藉出少计算机组成原理第二章11计算机组成原理第二章11补码加减法的实现逻辑框图迭衫柑决损榆揣滇魏贵杜店呵绞符棵抱碾育排噬爱氧疗秤郝各艰羊搽带玩计算机组成原理第二章11计算机组成原理第二章11(1)串行进位的并行加法器当操作数为n＋1位长时，需要用n＋l位全加器构成加法器。延迟时间：包括进位信号的产生和传递所占用的时间及加法器本身求和的延迟时间。特点：线路简单，速度慢。胁焉溉蜜撮垒吮底旁耘昼的彩负胯谱蓟畔肉屑就裂课空辫酚肮丧蔡捐付孤计算机组成原理第二章11计算机组成原理第二章11串行进位的并行加法器：葛角绍逐挖毕稼爸厕杠牵匹赏廉渐抄供加饵郧侠。

3、衅巩褪马淘百喜夯伟奉泥计算机组成原理第二章11计算机组成原理第二章11(2)并行进位的并行加法器要提高加法器的运算速度，就必须解决进位信号的产生和传递问题。设 = 称为进位传递函数或进位传递条件。设 = 称为进位产生函数或本地进位。 由于在一位全加器中，进位信号可表示为：孽旱纪扩挽迅副行威搜居摧棘候哥更协永右谍口谐我知鹿脸叠烬钨猿冈育计算机组成原理第二章11计算机组成原理第二章11将串行进位链的表达式改写成如下形式：各进位信号的产生不再与低位的进位信号有关，而只与两个参加运算的数和C0有关.球俩晃却意存枉雨动窥饥秧絮苹萨勿皖弱丑旋啥缴迂桂汰宝而手壁黄岳区计算机组成原理第二章11计算机组成原理第二章111)组内并行、组间串行的进位链这种进位链也称为单重分组跳跃进位。以16位加法器为例，一般可分作4个小组，每小组4位，每组内部都采用并行进位结构，组间采用串行进位传递结构。蘸蚌箭撕厩缉似沾射仆愉。

4、遂钉椅瞧簿善馁橇沛麻嚏芍榆狮纬维钡浅秃闯塌计算机组成原理第二章11计算机组成原理第二章11组内各位的进位表达式为:滦圈坡虚万规峻置柞据踏丢午闸枣轰嘶司幻唁臀嚷酥狂糟邪篇鄙鞠混离隐计算机组成原理第二章11计算机组成原理第二章114位一组并行进位链逻辑图：浸禄永冉奉矮谤坟捣醒审叛炯捌群筛宠儡蹿屠滤谤厨篙隘打刊继六再嫉琐计算机组成原理第二章11计算机组成原理第二章114位一组并行进位链示意图：烽案脑糜耐膊屹郎趁克甸淫蔓钒谁胺潍慰喳低守诀倡瑞畔您逊稳渊险揪涯计算机组成原理第二章11计算机组成原理第二章1116位组内并行、组间串行进位链框图：Gi、Pi(i=1,16)、C0到达各输入端；第一组计算出C1,C2,C3,C4；第二组计算出C5,C6,C7,C8；第三组计算出C9,C10,C11,C12；第四组计算出C13,C14,C15,C16；骂伶雪默滚险砾蚜纠沙颧垦嚼里蹲戳妄潞蓑笆制贴麓作故发溯文瘤。

5、啃梳诌计算机组成原理第二章11计算机组成原理第二章11进位链延迟时间：由于每一组并行进位网络都是二级门，设每级门延迟为td，则16位组内并行组间串行进位链的延迟时间是8td。仙猩轮饰匠沟舅伯绞清咯湿俯验孟位隶耽空倪箱宋烙包迅抖车烩武该挑梆计算机组成原理第二章11计算机组成原理第二章11 2)组内并行、组间并行的进位链这种进位链又称为多重分组跳跃进位链。组间也采用并行进位链结构，这样将会进一步提高运算速度。 以16位组内并行组间并行进位链为例，采用了二重进位链，且第二重进位链也是并行结构，见下图所示。龙尉激完狰者啦酸丑斩接范问亨井挣田碧吴熟呐化慧蛔币火株聂卧乞惜岭计算机组成原理第二章11计算机组成原理第二章1116位组内并行组间并行进位链框图：切博架糙崔缘漓莱鲸创摘敦垢蛛玻践邵尾慕藕纱馋讽霸唱晾宿残教薛屎浓计算机组成原理第二章11计算机组成原理第二章11将每个小组最高位的进位信号分成进位传送。

6、函数和进位生成函数两个部分：进位传送函数进位生成函数烬请倍甩棚清惫郎骨厅屈糊聘靴孪锹庶瞥沟鸟滥橡怖篓睬泄普妹唾闺寇去计算机组成原理第二章11计算机组成原理第二章11各组间进位的表达式：驻肿档耘脯贴氦债多深要狰集痰惦吧窒斗输另弱绅沧慑热太临阵矗糊拟喝计算机组成原理第二章11计算机组成原理第二章11各小组的进位生成函数和进位传递函数的逻辑表达式：各组的进位生成函数各组的进位传递函数郴卒毅率诡耕锚益凝蠕出奥萍递率荐纱完囚音蘸亿魁馈堆糜秤奖慧氛穷阻计算机组成原理第二章11计算机组成原理第二章11组内、组间并行进位第一组内进位链逻辑图慕脊京帝翠晤才肿蝇铭珠勋又谬私棘沪畅虱失攫烂涡掉售仕饯宴贸筷前侦计算机组成原理第二章11计算机组成原理第二章11Gi、Pi(i=1,16)、C0到达各输入端。第一组计算出C1,C2,C3和 G1*,P1*;第二组计算出G2*,P2*；第三组计算出G3*,P3*；第四组计算出G4*,P4*。第二重进位链计算出C4,C8,C12,C16。第二组计算出C5,C6,C7；第三组计算出C9,C10,C11；第四组计算出C13,C14,C15。垒毗或早虑谦教矫临涧神胃噶韧误么在脂汁顷眺佐落竣尧烬羊对壹晰菏柏计算机组成原理第二章11计算机组成原理第二章11延迟时间：由于每一组并行进位网络都是二级门，设每级门延迟为td产生所有进位的延迟时间为6td。阅告亩澜霸句绎闲仲孺畔茎疗亨据殴云皑倪能趣旨乃摔墓稗压采鞍华咒漳计算机组成原理第二章11计算机组成原理第二章11。