[FPGA系列] 扩展知识 --- 时钟小结

一、基本概念

        时钟域：由同一个时钟信号控制的区域。

        时钟抖动(Jitter)：相对于理想时钟信号，实际时钟信号存在时而超前、时而之后的偏移。

        时钟偏斜(Skew)：时钟信号到达数字电路各个部分所用时间的差异。

        时钟漂移(Wander)：工程上解释：抖动频率小于10Hz的时钟抖动。

        全局时钟缓冲器(BUFG)：可以驱动全局时钟，使该时钟可以到达整个器件的逻辑。

        时钟树：由许多缓冲单元平衡搭建的网状结构，可以优化时钟抖动和偏斜现象。

        频偏：顾名思义频率的偏差值，一般说的是最大频偏，在这个范围内的偏差都是可以接受的。计算公式： ，单位  也就是每百万单位。

二、FPGA内部时钟结构

        为了尽可能地减少时钟偏斜（时钟偏移），采用树状结构传送时钟信号，使用这种结构来保证所有