Verilog的位截取与拼接

大端模式和小端模式

大端模式，是指数据的高字节保存在内存的低地址中，而数据的低字节保存在内存的高地址中；
小端模式，是指数据的高字节保存在内存的高地址中，而数据的低字节保存在内存的低地址中；

位截取

1、索引均为常数
例如：men[4:1]=men[4-:4]= men[1+:4]
2、索引是变量
语法为：men[base+:width] or men[base-:width] 其中，base可变，但是width必须为常量，否则会报错。
例如：if cnt=8, men[cnt+:4] 等于 men[11:8]; men[cnt-:4] 等于men[8:5].
3、Note
for或者generate for中对长向量进行循环处理时，采用方法2的基地址加位宽的方式即可。

位拼接

1、直接拼接
a[3:0]={b[1],c[2:0]};
2、复制后拼接
a[3:0]={{2{b[1]}},c[2:1]};