FPGA调板子问题小总结

1.硬件连线不对！

线完全插反了！
趁着现在记忆比较清晰，写出来，加深下印象。问题如下：
下边这个图是FPGA板子的开发板的引脚端口JP5

这个是OV5640对应的引脚端口
在寻找摄像头的端口时还出现了一点小插曲：
本以为这个就是对应的OV5640的引脚分布，但是！他是OV7670的，哈哈哈，在最后的引脚分配的时候发现它比5640要少两个腿，哈哈哈，以后还是要仔细啊
问题就出现在两排引脚用杜邦线进行连接，是进行了一次反转后的连接，相当于镜像，然后头晕搞混了，导致在进行signaltap时没有采集到pclk的信号，小tip:另外万用表可以测频率，可以用此来测试信号的有无！

2 引脚在Pin Planner定义出错

clk基础时钟就选从clock就好，like this：

不要乱选，当然这里指的乱选也是指的在对引脚不了解的情况下，开发板的内部比较复杂，so不要乱选

还有就是摄像头模块插好了就不要乱改

3 引脚电压问题

在Pin Planner中有可能默认电压是2.5
但我们用的是3.3-V LVTTL不要选错，不然也有可能导致波形出错

4 signaltap中的setup问题

这个问题说起来比较啰嗦，改天写一个专门的signaltap的文章，好好说道下！

问题肯定不止这点，慢慢总结逐步提高！