FPGA板子的设计问题

第一次发文章，主要是记录一下自己学习的东西

主要 关于FPGA的相关事宜

基本阻抗的原则：单端走线控制阻抗为5欧姆，差分走线控制阻抗为100欧姆，一般厂家控制偏差为正负5%。

pcb走线大概分两种形式：微带传输线布局、带状传输线布局。

为了降低双带线的串扰，所有走线垂直布设，并且增大灵感信号层之间的距离，减小信号层和相邻近参考平面的距离。

1. 在不限要求允许下，尽可能的加宽信号之间的距离；
2. 传输线设计要使导体尽可能的靠近地平面；
3. 尽可能的使用差分布线方法；
4. 在有明显的耦合的地方应该在不同曾之间布设互相垂直的单端信号；
5. 减小单端信号之间的并行走线，以较短的额并行走线布线，减小网络之间的长耦合走线。

两个差分对信号之间的距离应该是差分对走线之间的距离的4倍以上。

差分对走线的长度应该相同。

避免使用多个过孔，会导致阻抗不匹配并带来寄生电感。

不要将发送端线靠近接受端线。

 

退耦电容（一般摆放在靠经IC电源引脚位置）

可以将退耦电容看做成二阶模型的RLC电路（电阻电感电容）。

在阻抗最小的点叫做电容的谐振频率，谐振频率可以用于指导为电源选择退耦电容，因为只有在这个点上退耦电容才会提供最佳的滤除感染的能力。因此一个相对宽范围内具有不同谐振频率的电容需要一起使用，以获得一个宽频率范围内的衰减，就显得非常有意义。

使用小电容可以对高频取得显著的衰减，但需要一定的数量才能达到最佳的效果。因为较小的电容智能容纳较小量的电荷