DE1-SOC开发笔记

verilog-FPGA
    采用verilog开发语言，使用时序和组合逻辑。进行行为，数据流，结构建模。RTL级编程，在实际板卡上面验证逻辑的正确性。
sopc：
    软硬件结合的开发方式，在FPGA内部内建CPU，实现与FPGA的交互，实现系统级的开发。
qsys：
    根据实际项目需求，可视化操作，自定义搭建硬件环境，在单核FPG内通常为类似单片机一样的东西。在双核FPGA内
搭建的是基于coetex-A9架构的处理器，拥有更高的性能。运行linux操作系统，从boot sd卡中启动。PC机终端设备为PUTTY，
或者secure—CRT等中断工具，来进行文件管理，或者和linux的交互。
nios：
    单核FPGA的软件搭建环境，是基于eclipse的IED，对软件进行编译，链接，下载。
eds
    双核soc-FPGA的嵌入式开发套件，ARM架构HPS的开发环境，编程，开发，调试优化应用程序。生成 Preloader
Image File（.img），和生成 Device Tree （.dtb）
opencl-sdk
    opencl是一个开放的面版税的编程模型，能够在异构系统上面实现加速算法处理。支持不同平台上面基于C语言的编程
例如CPU，GPU，DSP，FPGA。OPENCL包含API，一般通过PCI_E实现主机和硬件加速器的交互，或者一个内核和另外一个没有
主机控制的内核进行通信。
    opencl-sdk，抽象出复杂的FPGA设计，支持开发人员基于C来编写硬件加速内核函数，并支持其他的opencl结构，方便
了在FPGA上实现应用程序。 仿真器，优化报告，内核性能分析器，编译器，代码优化。
arm-Linux
    arm架构的处理器，运行linux操作系统。
cyclone-FPGA-HARDWARE
    硬件层面，稳定的运行平台，是开发的基础。

    
    
quartus prime15.1(hdl,rtl,编译,综合工具,产生SOF配置文件,配置)

qsys(搭建hps硬件系统,可视化操作界面):
{
1. SOPC info file(.sopcinfo):文档用于生成 Device Tree
2. Handoff Folder:里面有关于产生 preloader 相关配置文件
3. System View Descr(.svd):用于 DS-5 debug 功能
}

生成 Preloader Image File:
{
    Embedded_Command_Shell.bat
    bsp_editor
    new(ghrd\hps_isw_handoff\soc_system_hps_0\, create software folder and setting.bsp file)
    Generate 生成 preloader 的原始档以及 Makefile---在 shell 窗口,进入项目位置里的 softeare\spl_bsp 活页夹
    cd “C:\Users\Ma\Desktop\GHRD\software\spl_bsp”
    输入make指令 若 PC CPU 内核为多核， 如 4 核,可输入 make -j8 进行多核编译
    此项操作会需要一点时间,编译完成后可以在\sotware\spl_bsp\uboot-socfpga\spl 文件夹下看到 Preloader 的 elf 和 binary文档
    uboot-socfpga/spl/u-boot-spl Preloader ELF file
    uboot-socfpga/spl/u-boot-spl.bin Preloader binary file
    产生 preloader 的 image file
    先将\sotware\spl_bsp\uboot-socfpga\spl 下的 u-boot-spl.bin 复制到向上两层的\sotware\spl_bsp\文件夹下
    在 shell 窗口下&#x