2020-12-17

DFTVisualizer debug sim mismatch

首先先起 ATPG session:

tessent -shell //调起tessent tool
set_context pattern -scan //设置语境
read_flat_model /tsdb_outdir/logic_test_core/.logic_test_core/.atpg_mode_edt_stuck/transition/.fiat.gz //读进 design（R801）的flatten model
read_patterns /tsdb_outdir/logic_test_core/.logic_test_core/.atpg_mode_edt_stuck/transition/.patdb // 读进pattern
open_Visualizer // 调出gui 界面

gui:

1.将出现mismatch 的点在gui里报出来：

add_display_instance ////

2. 选择对应的pattern_number
   Data > Pattern_index
   
   输入对应pattern number
   
   得到该点在出现 mismatch的capture 的期望值，

pin 上的4组数据表示在该capture 过程中有4个cycle，所有的数都是期望值.用于和仿真结果（Verdi）对比。