Verilog HDL学习笔记（第一天）

最新推荐文章于 2024-08-28 19:05:03 发布

风间琉璃1

最新推荐文章于 2024-08-28 19:05:03 发布

阅读量418

点赞数

分类专栏：硬件笔记文章标签： Verilog

本文链接：https://blog.csdn.net/weixin_43150934/article/details/85239747

版权

硬件笔记专栏收录该内容

1 篇文章 0 订阅

订阅专栏

其实，本科的时候接触过FPGA，只不过比较邪门的是，我们学的是VHDL。对，一种几乎已经被淘汰了的语言。不过进行新的语言学习的时候，最大的好处就是可以直接进行移植。下面简要说下我的感受：

非常高的并行度，这是最突出的特点。
三种建模方式，有点类似于其他语言，可以从不同层级建模。
行为级建模中会有过程赋值语句和连续赋值语句，这一点有点混乱。
开发环境用的是quartus，我发现宏定义是会报错的，不知道什么原因，也没有查。
没有缩进的要求，这一点比python的集成开发环境要友好的很多
最近只是把书上的组合电路和时序电路的实例敲完了，仿真初步用的功能仿真，但是用PLL进行分频就会出问题，目前问题还在进一步排查中。

以上，就是最近几天学习的一点体会。由于还在准备期末考试，所以只能抽出时间来学习。

欢迎大家指教。

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

风间琉璃1

关注关注

0
点赞
踩
0

收藏

觉得还不错? 一键收藏
0
评论
复制链接

分享到 QQ

分享到新浪微博

扫一扫

专栏目录

Verilog-HDL学习笔记

04-26

### Verilog-HDL 学习笔记综合解析 #### 一、Verilog HDL 的标准化历程与基本描述方式 - **标准化历程**： - **首次提出时间**：1983年，Verilog HDL 作为一种硬件描述语言首次被提出。 - **标准化时间**：1995...

Verilog HDL

Starry__的博客

10-18

5312

目录1. 基本知识1.1. 什么是Verilog HDL1.2. Verilog HDL的功能2. 语法2.1. 模块2.1.1. 端口模块实例化2.1.2. 逻辑功能assign声明always块initial块2.2. 模块的测试2.3. 常量2.3.1. 数字常量2.3.2. 参数常量 parameter 与 localparam2.4. 变量2.4.1. wire型2.4.2. reg型2.4.3. integer型2.5. 运算符2.5.1. 算术运算符（+，-，*，/，%，**）2.5.2. 位

参与评论您还未登录，请先登录后发表或查看评论

Verilog HDL语言总结（全）

居安士的博客

06-10

1万+

包含Verilog HDL语法的全面总结！ 2 、数据类型（1）寄存器型（2）线型（3）符号常量（4）寄存器数组 3 、运算符（1）算术运算符（2）逻辑运算符（3）按位运算符（4）关系运算符（5）等式运算符（6）移位运算符（7）条件运算符（8）拼位运算符 4 、语句（1）赋值语句（2）结构说明语句（always+initial）（3）if语句（4）case语句（5）循环语句（repeat+forever+while+for）...

FPGA第 8 篇，硬件描述语言Verilog HDL，初识Verilog HDL，Verilog 支持的编辑器，Verilog 的数据类型、逻辑值以及算数运算符

最新发布

weixin_65793170的博客

08-28

1487

⭐我们都知道 FPGA 是一种高度可编程的集成电路，适用于实现各种数字逻辑功能，而 Verilog 是一种广泛使用的硬件描述语言（Hardware Description Language, HDL），主要用于数字电子系统的描述、仿真和综合，以及其他数字系统的逻辑设计。通过使用 Verilog，工程师可以高效地设计和验证 FPGA 电路，从而实现所需的数字系统功能。 Verilog 语言最初由 Gateway Design Automation 开发，后来被

【Verilog HDL 入门教程】 —— 学长带你学Verilog（基础篇）

CHUXUEZHE5872的博客

02-06

2万+

Verilog HDL（Hardware Description Language）是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。现实生活中多用于专用集成电路（Application Specific Integrated Circuit，ASIC）和现场可编程门阵列（Field Programmabl Gate Array，FPGA）的实现。该篇主要讲述Verilog HDL 常用数据类型、运算符等基础部分，未涉及至实际应用，后期将逐一讲解。

Verilog HDL学习——Verilog的基本知识

qq_43460068的博客

12-14

1762

1.1 硬件描述语言HDL 主要涉及的学习内容主要有：（1）Verilog的基本语法（2）简单的可综合Verilog模块与逻辑电路的对应关系（3）简单的Verilog测试模块和它的意义第二部分主要是：（1）如何编写复杂的多层次的可综合风格的Verilog HDL模块（2）如何用可综合的Verilog模块构成一个可靠的复杂的IP软核和固核模块（3）如何借助于Verilog语言，并利用已有的虚拟行为模块对所设计的系统模块（由可综合的自主和商业IP模块组成）进行全面的可靠的测试和验证（

Verilog HDL学习笔记---行为级建模

07-18

由于Verilog HDL学习笔记中的例子部分由于OCR扫描技术原因存在错误和遗漏，这里不再详细引用具体内容。但是，通常在这类学习笔记中会给出一些实际的代码示例，以演示如何使用以上知识点设计具体的数字电路。例如，...

Verilog HDL 学习笔记---数据流建模

07-18

数据流建模意味着根据数据在寄存器之间的流动和处理过程对电路进行描述，而不是直接对电路的逻辑门进行实例引用。通常RTL（Register Transfer Level，寄存器传输级）是指数据流建模和行为级建模的结合。

构筑Verilog-HDL学习所需要的环境

08-05

构筑Verilog-HDL学习所需要的环境 Verilog-HDL学习需要具备软件和硬件环境。软件环境可以免费得到，而硬件环境需要计算机、下载电缆和目标板。下载电缆可以自制，目标板也不需要投入很多的资金就可以得到。一、...

数字电路设计实验音乐播放器verilog HDL

05-03

数字电路设计实验PROJECT 音乐播放器verilog HDL,通过验收

音乐播放器verilog代码

12-29

完整的音乐播放器verilog代码各个模块的内容都在其中

数字系统设计音乐播放器

05-28

数字系统设计；音乐播放器；verilog语言；modelsim；ISE

Verilog HDL语言入门（一）

newzhpfree的博客

03-17

1287

Verilog HDL语言入门

小白如何快速入门Verilog HDL ？一文为你讲解清楚

coachip的博客

01-31

1653

在学习的过程中，无论学什么都不可能一蹴而就。都是从一个初步认识到慢慢了解再到精通掌握的过程，学习Verilog HDL语法也是一样的道理，首先你要清楚什么是Verilog HDL，然后结合实践再遵从理论，这样后面的学习才能理解的更透彻。

Verilog HDL 快速入门

热门推荐

Alexanderrr的博客

06-08

3万+

Verilog HDL 快速入门Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），它是以文本形式来描述数字系统硬件的结构和行为的语言。世界上最流行的两种硬件描述语言是Verilog HDL和VHDL。注意，VerilogHDL是一种描述语言，它和常见的编程语言C有根本的不同。C语言，让计算机的CPU从上往下按顺序执行每一条指令，执行完

弄清HDL与verilog的区别，以及Verilog HDL、VHDL、SpinalHDL、system verilog的介绍

SteveRocket's-Blog

06-10

4463

首先，Verilog HDL、VHDL、SpinalHDL、System Verilog都是硬件描述语言（HDL），用于描述数字电路的行为和结构。 FPGA专栏：https://blog.csdn.net/zhouruifu2015/category_5690253 hdl与verilog的区别在于verilog拥有广泛的设计群体，成熟的资源也比 vhdl 丰富。目前版本的 Verilog HDL 和 vhdl 在行为级抽象建模的覆盖面范围方面有所不同。一般认为 Verilog 在系统级抽象方面要比 v

Verilog HDL入门

qq_37041791的博客

02-21

1220

Verilog HDL是一种硬件描述语言（HDL：Hardware Description Language），它是以文本形式来描述数字系统硬件的结构和行为的语言。世界上最流行的两种硬件描述语言是Verilog HDL和VHDL。 Verilog HDL是一种描述语言，和常见的编程语言C有根本的不同。C语言让计算机的CPU从上往下按顺序执行每一条指令，执行完程序就结束了。而Verilog HDL主要是描述一个数字模块的结构，或者行为。有点像商业合同，合同里面也会描述产品的结构，产品的功能等等。合同的每一个

Verilog HDL学习笔记（一）常见错误

05-28

好的，我会尽力回答你的问题。关于Verilog HDL的学习笔记和常见错误，我可以为你提供一些基本的信息。以下是一些常见的Verilog HDL错误： 1. 未正确使用模块在Verilog HDL中，模块是最基本的单元。当你使用模块时，你需要确保你正确地声明和使用它。如果你没有按照正确的方式使用模块，你的代码可能无法编译或运行。 2. 语法错误在Verilog HDL中，语法错误是最常见的错误之一。这种错误通常是由于拼写错误、缺少分号、括号不匹配等基本错误导致的。要避免这种错误，你需要仔细检查你的代码，并确保它们符合Verilog HDL的语法规则。 3. 信号宽度不匹配在Verilog HDL中，信号宽度是非常重要的。如果你的模块中使用的信号的宽度与你的代码中使用的信号的宽度不匹配，你会遇到各种问题，包括编译错误和运行时错误。 4. 模块实例化错误在Verilog HDL中，模块实例化是将模块嵌入到其他模块中的基本方法。如果你没有正确地实例化模块，你的代码可能无法完成预期的功能。以上是一些常见的Verilog HDL错误。如果你想深入了解Verilog HDL的学习笔记和常见错误，建议你查阅相关的资料或教程。