本文分享了2020年在格科微、盛科科技、瑞晟、长江存储、兆芯等公司进行数字设计/芯片前端面试的经历。内容涵盖面试流程、项目讨论、技术问题，如FIFO深度、时钟域转换、格雷码应用等，还包含了一些智力题和半导体存储器的相关问题。
// 格科微电子
- 介绍项目，对笔试题提问，只支持线下，只在学校三方下来后发带薪酬的OFFER
// 笔试题见 点|墨
// 盛科科技
- 只支持线下，苏州做交换机的企业，强制一周三天加班到20.30
盛科科技 一面：
- 项目中的FIFO深度多少？会不会出现FIFO永远不够深的情况，为什么？
- 同时可以摊两个饼，一次一面一分钟，一共101张饼，需要多久？
盛科科技 二面：
- 项目中遇到的难点
- FIFO空满信号产生的三种方法
- 画出格雷码跨时钟域的电路图
- 智力题：时分钟指针的追击重合问题
// 瑞晟微电子
// 不加班，在苏州和台湾的企业，据说工资有诚意
- 慢时钟采快时钟怎么处理？
- 计算有符号数+无符号数的位宽？
- 怎么完成跨时钟域设计
- 为什么格雷码可以跨时钟域？
- SRAM和eFlash控制器的接口(input output)有什么不同
//
最低0.47元/天 解锁文章
893
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
