按键消抖电路设计

用Verilog实现按键抖动消除电路，抖动小于15ms，输入时钟 12MHz

设计思路：
使用计数器，计算按键时间，如果大于15ms，则认为是有效信号，若小于15ms，则认为是无效信号

12MHz 1 clk =83ns 15ms/83ns =180722 = 0x2C1F2

module rebounce(
input clk,
input rst_n,
input key_in,
output key_out
);
reg key_out;
reg key_in_dly;
reg [19:0] cnt