大话EMC电磁兼容设计和学习笔记（二）ESD抗扰度测试实质

空间机器人

于 2024-08-22 23:44:16 发布

阅读量355

点赞数 4

文章标签：学习笔记单片机

本文链接：https://blog.csdn.net/weixin_43199439/article/details/140252751

版权

在这里插入图片描述

ESD测试配置

在进行ESD（静电放电）测试时，测试配置需要以下几个关键步骤：

这意味着ESD测试主要是以共模为主的抗扰度测试，因为ESD电流最终会流向参考接地板。

ESD干扰原理

ESD电流路径和大小

当静电放电现象发生在EUT的被测部位时，ESD放电电流将产生。分析这些ESD放电电流的路径和大小具有重要意义。值得注意的是，ESD接触放电电流波形的上升沿时间会在1 ns以下，这意味着ESD是一种高频现象。图1.35展示了某产品进行ESD测试时的ESD放电电流分布路径。
- 寄生电容：
  - Cp：放电点与内部电路之间的寄生电容。
  - Cp₂：电缆与参考接地板之间的寄生电容。
  - Cp₃：EUT壳体与参考接地板之间的寄生电容。
这些寄生电容的大小会影响各条路径上的ESD电流大小。如果产品设计能避免ESD共模电流流过产品内部电路，则产品更容易通过ESD测试。
瞬态磁场影响

ESD测试时产生的ESD电流还伴随着瞬态磁场。当这种时变的磁场经过电路中的任何一个环路时，该环路中都会产生感应电动势，从而影响环路中的正常工作电路。例如，某电路的环路面积为S=2 cm²，该环路离ESD测试电流的距离为D=50 cm，ESD测试时的最大瞬态电流峰值为I=30 A。通过计算，得出环路中的瞬态感应电压U≈2.5V。这与电路中的正常工作电压相比，是一个危险的干扰电压。

辐射抗扰度测试的实质是与辐射发射测试相反的一个过程。

电磁感应

在PCB中，信号从源驱动端传输到负载端，再从负载端回流到源端，形成信号电流的闭环。当外界的电磁场穿过此环路时，会在环路中产生感应电压。单线（单匝）回路中对通过其磁场的感应电压可以根据相关公式计算。

电缆和长尺寸导体的影响

在辐射抗扰度测试环境中，EUT中的电缆或其他长尺寸导体会成为接收电磁场的天线，这些电缆或导体上会感应出共模电压和共模电流。这种感应出的电流会沿着电缆及其端口注入到产品中，包括内部电路，干扰正常工作电路。

计算实例

例如，某PCB中存在一个回路面积为20 cm²的电路，当该电路在电场强度为30 V/m的电磁场中进行辐射抗扰度测试时，在150 MHz频点上，该回路中产生的感应电压U₁≈200 mV。虽然这个干扰电压并不高，但产品中的信号线和信号电缆越靠近机柜壁或参考接地板，其受到的辐射影响就越小。

通过这些测试和分析，设计者可以更好地控制产品的抗扰度，从而确保产品在各种电磁环境中的正常工作。

ESD抗扰度测试（Electrostatic Discharge Immunity Testing）是一种用于评估电子设备在受到静电放电（ESD）干扰时的稳定性和可靠性的重要测试。其实质是模拟静电放电对电子设备的影响，以确保设备在实际使用中能承受正常的静电干扰而不发生故障或性能下降。

静电放电模拟：静电放电是一种突然的电荷转移现象，当静电电荷在两个不同电位的物体间发生放电时，会产生高电压的瞬时电流。测试中使用静电放电模拟器来模拟这种现象。
测试设备和环境：通过静电放电模拟器（如放电枪）产生高电压的静电脉冲，施加到设备的不同部位，测试设备在这些脉冲下的表现和响应。
测试标准：依据相关国际标准（如IEC 61000-4-2、ANSI/ESD S20.20等），测试时需要遵循特定的电压、放电模式、放电次数等要求。

ESD抗扰度测试的实质是模拟静电放电对电子设备的影响，评估设备的抗干扰能力和稳定性。这种测试能够帮助设计人员识别潜在的设计缺陷，优化设备的抗干扰性能，确保其在实际使用环境中的可靠性。同时，符合相关标准的测试结果也是设备获得合规认证的必要条件。

关注