Cadence Allegro PCB从17.x降版本为16.x方法

一、工具简介

       Cadence Allegro版本升级到17之后,由于采用了新的数据存储格式,这就造成了Allegro 17.x 设计的文件不能向下兼容。通常情况下客户采用17.x设计的文件或Demo给到你进行改版,而你还在用16.6,就会面临设计文件打不开的问题。

       分享一个阿狸狗降版本工具供给大家使用。

二、工具使用

       软件使用时,点击“浏览”,选择需要降版本的17.4或者17.2的文件,再点击第2个“浏览”,选择转换后的文件保存路径,最后点击“转换”即可。

三、注意问题

       转换成功后,使用Allegro 16.x版本软件可以直接打开转换后的PCB文件。但是仔细观察会发现,所有的走线不圆滑,拐弯的线都是似断非断的。

       解决方法:

       这个是allegro软件设置的问题,把图示这项勾上即可。

参考资料及下载方法:

https://www.mr-wu.cn/downgrading-allegro-file-to-an-earlier-version/

如果有其他问题,欢迎留言相互学习。

  • 3
    点赞
  • 19
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
《基于cadence_allegro的高速pcb设计信号完整性分析与仿真.pdf》是一本介绍了如何通过使用Cadence Allegro软件进行高速PCB设计中信号完整性分析与仿真的电子书。 该电子书首先介绍了高速PCB设计中的信号完整性的重要性,以及信号完整性分析与仿真的基本概念。然后详细介绍了如何使用Cadence Allegro软件进行信号完整性分析与仿真的步骤和方法。 该电子书首先介绍了如何在Cadence Allegro中建立高速PCB设计的工程文件,并详细介绍了如何导入PCB布局和原理图。然后,它介绍了如何在Cadence Allegro中设置信号完整性分析的参数,如时钟频率、信号延迟、信号电平等。并且该电子书还展示了如何使用Cadence Allegro的仿真工具进行信号完整性仿真,以评估设计的性能和可靠性。 同时,该电子书还介绍了一些常见的高速PCB设计中的信号完整性问题和解决方案。例如,布线不良导致的信号耦合和串扰问题、时钟信号抖动问题、功耗和地电位噪声问题等。 总的来说,《基于cadence_allegro的高速pcb设计信号完整性分析与仿真.pdf》提供了一种基于Cadence Allegro软件进行高速PCB设计信号完整性分析与仿真的详细方法和实例。对于电子工程师和PCB设计师来说,该电子书具有很高的实用价值,能够帮助他们有效地解决高速PCB设计中的信号完整性问题,提高设计的可靠性和性能。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值